这是架构变更，不是换个品牌 #
团队在选新平台、重新设计控制器板，或者考虑现有稳压器 BOM 能否复用时，对比 AMD-Xilinx 和 Altera FPGA 的电源方案是有意义的。但只比核心电压和电流的标称值，是危险的偷懒做法。两个生态都需要低噪声负载点转换、时序控制、去耦、监控和热裕量，但电源域划分、启动控制方、电源轨合并规则和电压识别接口都因系列而异。
也就是说，AMD 的 VCCINT 电源轨不能直接和 Altera 的 VCC/VCCP 这一对互换，哪怕标称电压和估算电流看起来差不多。Versal 的 Platform Management Controller 和 Agilex 的 Secure Device Manager 对外部控制的要求也不一样。它们的文档、使能引脚、PMBus 或 I2C 的角色、复位依赖关系和故障行为，都必须对应到具体器件。
本指南从工程和采购两个角度对比这些架构。这里不按功耗给 AMD 或 Altera 排名——功耗取决于具体的订购代码、实际使用的资源、时钟、收发器、存储器接口、工作负载和散热条件。开发套件的 BOM 也不能当作已批准的量产设计。
对比平台之前，先把这些输入定下来：
- 完整的 FPGA 或自适应 SoC 订购代码、封装、速度和温度等级；
- 功耗估算器文件及工具版本，以及利用率、翻转率和收发器假设；
- 输入母线、允许的电源轨合并、输出容差、瞬态和纹波限制；
- 所需的上电、下电、放电、复位和故障恢复行为；
- 外部 DDR、时钟、光模块、数据转换器和管理负载；
- 遥测、服务日志、认证等级和生产周期。
具体系列和订购代码决定边界 #
架构上最大的差异在于产品组合的形态。AMD 覆盖经典 7 系列 FPGA、UltraScale 和 UltraScale+ FPGA、Zynq 处理器加可编程逻辑器件，以及 Versal 自适应 SoC。Altera 则覆盖 MAX 和 Cyclone 器件、Arria 和 Stratix 系列，以及当前的 Agilex 3、5 和 7 FPGA 和 SoC。每提升一步，都会增加或改变处理器、管理、收发器、存储器和配置域。
| 生态系统和示例 | 电源设计特征 | 会改变工作的标识细节 | 当前官方规划路径 |
|---|---|---|---|
| AMD Zynq-7000，XC7Z020-2CLG400I | 可编程逻辑、处理器系统、I/O 和 DDR 电源轨 | 封装、速度和温度后缀仍是已批准负载工况的一部分 | 适用于 UltraScale+ 之前系列的 XPE、适用数据手册和 PCB 指南 |
| AMD Zynq UltraScale+，XCZU3EG 类 | 更多 PS/PL 域、GT 电源轨和合并选择 | 器件和封装决定存在哪些 PS、PL 和收发器电源轨 | 当前工作使用 PDM 2026.1、DS925 和 UG583 |
| AMD Versal AI Core，XCVC1902 | PMC 主导启动，独立的自适应引擎、处理器、可编程逻辑和 I/O 域 | 完整器件代码和工作模式决定电源轨选项和估算 | PDM 2026.1、UG863 和 XAPP1375 |
| Altera Agilex 3，A3CY135BM16AE6S | 成本优化的 FPGA/SoC，带 SDM、可选 HPS 和系列特定分组时序 | Agilex 3 不支持 SmartVID；确切封装仍决定电源轨 | Power and Thermal Calculator、系列电源指南和引脚指南 |
| Altera Agilex 5，A5ED065AB32AE1V 或 A5ED065BB32AE4S | 中端架构/HPS，控制取决于电源选项 | 当前数据手册将 V/E 定义为 VID，将 S/X 定义为固定电压选项 | Power and Thermal Calculator、Power Analyzer 和 Agilex 5 电源指南 |
| Altera Agilex 7 F-Series，AGFB014R24B2E2V | 大电流核心、SDM/HPS 和取决于瓦片的电源轨 | 末尾 V 标识支持 SmartVID 的选项；其他系列有自己的后缀规则 | 系列电源指南、SmartVID 列表、EPE/PTC 和 Quartus Power Analyzer |
Altera 是当前独立的 FPGA 公司和品牌。在较早的手册、板级文件和参考设计标题中，Intel 仍是有效的历史背景；但对于其他方面相似的 OPN，它并不是一个单独的兼容来源。Altera 的过渡公告指出，现有 OPN、产品文档、制造 BOM、标记和可追溯性并未仅因公司过渡而改变。
电源域名称不能一一对应翻译 #
该图是 LimChip 基于当前 AMD Versal 和 Altera Agilex 电源管理文档所做的概念性对比，展示的是控制归属，而不是完整电源轨列表或原理图。
在 AMD Versal 器件上，PMC 是第一个上电的域，负责启动和配置。AMD 现行的 XAPP1375 将 PMC 描述为受管运行期间保持供电的域，可通过复用 I/O 控制外部稳压器或时序控制器。其他域包括 LPD、FPD、可编程逻辑，以及在支持的器件上的 AI Engine 电源。具体采用哪种电源管理方案，决定了哪些域可以合并、哪些需要独立控制。
在当前的 Altera Agilex 平台上，SDM 负责配置；在支持 SmartVID 的 OPN 上，SDM 还会将所需的 VCC/VCCP 工作电压告知兼容的稳压器。HPS、SDM、核心、瓦片、PLL 和 I/O 电源轨按文档划分到不同的时序组。由于封装和瓦片选择会改变分组归属，系列引脚连接指南仍是最终依据。
迁移规则很简单：迁移的是功能，不是电源轨名称。平台工作表可以保留管理/启动、核心架构、处理器、收发器模拟、I/O bank、DDR 和管理等功能行，但必须用目标供应商的确切电源轨名称、连接规则、阈值和监控点重新填写。
| 功能任务 | AMD 示例 | Altera 示例 | 必须重建的内容 |
|---|---|---|---|
| 启动与管理 | Versal 上的 PMC 电源轨和控制 I/O；Zynq 上的 PS/PL 规则 | SDM 电源轨、PWRMGT 接口和 HPS 依赖关系 | 常开电源、复位释放、定序器归属和故障恢复 |
| 核心计算 | VCCINT 和器件特定的处理器/AI 电源轨 | VCC、VCCP 和系列特定的核心电源轨 | 电压、电流阶跃、远端检测、相数和 PDN 目标 |
| 高速 I/O | MGT 模拟/辅助电源轨和基准电源 | Tile、HSSI、PLL 和时钟电源轨 | 噪声、隔离、允许的共享和测量带宽 |
| 用户 I/O 和存储器 | VCCO bank、PS I/O、DDR VDD/VTT/VREF | VCCIO 组、HPS I/O 和外部 DDR 电源轨 | Bank 标准、端接、定序和防反灌 |
AMD Voltage ID 与 Altera SmartVID 并非同一接口 #
两家公司都在部分产品上采用针对器件的电压优化，但具体实现方式并不相同。
Altera 对 SmartVID 的定义是：受支持的 FPGA 自行确定最佳 VCC/VCCP 工作电压，并在 SDM 管理下通过 PMBus 将该电压告知稳压器。当前 SmartVID 页面将完全验证的稳压器与仅通过 API 验证的稳压器分列。完全验证的器件会针对每个 Quartus Prime Pro 版本做回归测试；仅 API 验证则不代表做过物理测试。该页面提醒，稳压器选型或实现有误可能导致无法配置。
Agilex 7 目前完全验证的示例包括 LTC3888-1、LTM4677、ISL682xx、ISL69260、XDPE12284C、XDPE15284D、MPM3698 和 PXE1410CDM_G005。Agilex 5 将 TPS53676、LTC3882-1 和 ISL68223 列为完全验证，Stratix 10 则列出 LTM4677。设计发布时须重新核对状态和 Quartus 系数表。
AMD 为部分 Versal SKU 定义了 Voltage ID。现行 UG863 说明，eFUSE 中存储的器件专属值会在启动时由 PLM VID 驱动程序施加到指定电源轨。这要求使用数字可编程稳压器，且禁止将启用 VID 的电源轨与其他电源轨合并，因为该电源轨所需的电压是唯一的。PDM 2026.1 为部分 Versal AI Edge Series Gen 2 和 Versal Prime Series Gen 2 器件新增了 VID 支持；该发布说明不能推广到所有 Versal 或更早的 AMD 系列。
| 控制问题 | AMD 选定 Versal VID | Altera 选定 SmartVID 器件 |
|---|---|---|
| 器件侧归属 | PLM/PMC 软件和器件 eFUSE 值 | SDM 电源管理固件 |
| 稳压器接口 | I2C 或支持 PMBus 的数字编程，依据 UG863 要求 | PMBus 控制器或目标模式，带系列特定的 PWRMGT 信号 |
| 电源轨范围 | 适用 Versal 指南记录的选定电源轨和 SKU | 受支持系列/OPN 组合上的 VCC/VCCP |
| 工具产物 | PDM 场景和平台软件/驱动程序配置 | Quartus 电源管理设置、地址、格式和系数 |
| 主要采购风险 | 假设每个 Versal 型号都使用 VID，或合并唯一的 VID 电源轨 | 报价基础稳压器时未包含已验证的型号、模式或配置 |
“voltage ID”这一叫法相同，并不意味着跨平台固件就能兼容。PMBus 只是一种传输方式，既有标准化命令，也允许厂商自定义行为；它并不能让两个控制器、系数格式、地址或启动序列变得可以互换。
定序取决于目标器件 #
AMD 和 Altera 都允许多种实现方式：稳压器使能/电源正常信号链、模拟或数字定序器、可编程控制器，以及受管理的 PMBus/I2C 通路。验收标准不在于控制器类型，而在于是否满足所选器件的电源轨阈值、斜坡行为、复位状态和故障情况。
AMD 现行的 XAPP1375 给出了多种 Versal 定序方法，并强调阶跃负载、压摆率、相对定序和域控制。必须先建立 PMC，才能管理其他域。Zynq UltraScale+ 则采用其文档规定的 PS/PL 定序规则和允许的合并场景。适用于 Zynq-7000 或 Zynq UltraScale+ 板的序列，不能在没有对应 Versal 场景的情况下照搬到 Versal 设计中。
Altera 的电源指南按明确的组划分。现行 Agilex 7 文档针对适用器件集，把电源轨分为 Group 1、Group 2 和 Group 3 子组；后一组要等前一组中每个电源轨都达到标称值的至少 90% 才继续。Agilex 3 和 Agilex 5 各有自己文档规定的组结构，通常写作 Group 1、Group 2A 和 Group 2B。断电规则和 E-Tile 例外也因系列而异。
对这两个生态，台架验证都应覆盖：
- 在最低和最高输入电压下冷启动；
- 不断开输入母线进行热重启和复位；
- 命令断电，以及文档规定的逆序或不受限顺序；
- 欠压或输入突然断开，并考虑所有由外部驱动的 I/O；
- 电源轨故障或延迟、重试行为以及锁存故障恢复；
- 最终复位/配置释放，以及第一个工作负载阶跃。
参考 BOM 能证明的东西各不相同 #
同一稳压器系列可能同时出现在两个生态中，但这并不能证明一块板可以复用另一块板的 BOM。
Hardware Verified
ADI 最新的 Versal AI Core XCVC1902 电路笔记中，大电流 FPGA 核心路径采用 LTC3888-1 搭配 LTC7051 功率级，次级、收发器辅助和 DDR 部分则选用 LTC3636、LT8607 和 LTC3634。ADI 表示，参考板已通过测试，可为 XCVC1902 的关键电源轨供电。这是来自 AMD 平台的有力证据，但适用范围仅限于该电源轨映射和测试条件。
Vendor Reference Design
ADI 的 Agilex 7 F-Series 开发套件电路笔记同样采用 LTC3888-1 搭配 LTC7051，但对应的负载是 Altera VCC/VCCP 及相关电源轨，LTM4678、LTM4686-1、LTM4668、LTM4623、LTM4657 等器件则分配给指定的 Agilex 电源轨。这里 LTC3888-1 也出现在 Altera 当前完全验证的 SmartVID 清单中。不过，沿用同一款控制器并不意味着可以照搬 PMBus 配置、相数、地址、设定值、系数或下游 BOM。
TI 还给出了另一个有用的边界。2026 年 4 月的 TIPA-010000 概念验证方案围绕较新的模块搭建了 12 V 和 5 V 供电树，包括用于 AMD UltraScale+ MPSoC 的 TPSM8287A15M、TPSM82816、TPSM843B22 和 TPSM8F7420。TI 表示，该组装板仅用于测试和性能验证，并不对外销售。其公布的面积和效率数据仅适用于上述配置。
对于跨系列 FPGA 设计，TI 的 TIDA-010241 提供了一套灵活的控制器、PMIC 和模块架构，并附有可下载的原理图、BOM 和测试资料。其标题仍沿用历史上的“Intel FPGA”措辞。但这并不意味着它可以作为当前每个 Altera Agilex OPN 或 AMD Versal VID 的证据；目标电源轨映射和生命周期状态仍需重新验证。
对采购而言，这意味着只有当工程部门验证了新配置之后，共用电源 IC 才能减少认证工作量。仅凭控制器名称、标称电流或封装系列相匹配是远远不够的。
跨平台迁移必须重建五项产物 #
冻结目标订购代码 #
记录完整器件代码和官方生命周期页面。对于 Altera，确认具体后缀对应的是该系列的 SmartVID 还是固定电压选项。对于 AMD，记录器件、封装、速度/工作电压代码，以及相关文档是否标明 VID。
在目标工具中重新估算 #
当前 Versal 和 UltraScale+ 项目请使用 AMD PDM 2026.1；AMD 仍为早期系列提供 XPE 支持。使用 Altera Power and Thermal Calculator 或相应的 EPE，待有实现数据后再用 Quartus Power Analyzer。不要按逻辑单元数量在两家供应商之间缩放换算电流。
重建电源轨和时序表 #
为每条电源轨建立目标器件原生的行。记录标称电压、容差、估计静态和动态电流、电流阶跃、纹波、斜坡、放电、分组、power-good 阈值、检测点和允许的合并。保留与 FPGA 选型无关的外部 DDR 和外围负载。
重新选择并配置电源器件 #
依据与目标器件和输入环境相符的证据，选择控制器、模块、功率级、时序器和监控器。记录完整可订购代码、电阻选项、OTP/MTP 或 NVM 镜像、PMBus/I2C 地址、校验和、编程责任方和固件版本。在布局发布前审查生命周期和 PCN/PDN 状态。
重新验证并发布新 BOM #
运行 PDN、瞬态和热分析，检查远程检测和大电流布局，然后在真实硬件上捕获时序和故障波形。只有由此产生的已批准 BOM 和配置包才应进入 RFQ。先前平台的 BOM 仍是参考证据，而不是替代清单。
监控和故障归属决定现场行为 #
两个平台都提供片上感测，并可使用数字管理稳压器，但可观测性计划必须说明每个事件由谁负责。AMD 的 Versal 资料描述了 System Monitor 和外部监控选项。Altera Agilex 指南描述了电压和温度监控，而支持 SmartVID 的稳压器可通过 PMBus 暴露电压、电流、温度和故障遥测。
至少定义以下记录：
- 输入电压/电流和中间母线状态；
- 大电流核心电压、电流、稳压器温度和故障历史；
- 关键收发器、PLL 或时钟电源轨测量；
- 器件结温或远程二极管温度及校准假设；
- 时序时间戳、power-good 转换和复位/配置状态；
- PMBus/I2C 地址映射、命令归属、重试策略和事件日志保留。
遥测不能替代探头测量。稳压器上报的数据来自其远程检测点，且带宽有限，而 FPGA 引脚处看到的是封装和 PDN 瞬态。生产验证既需要管理数据，也需要记录探头位置的示波器波形。
BOM 与 RFQ 对比清单 #
| 发布项 | AMD-Xilinx 项目 | Altera 项目 | 采购方必须拒绝的情况 |
|---|---|---|---|
| FPGA 身份 | 完整 AMD 订购代码和封装/等级 | 完整 Altera OPN 和系列特定电源后缀 | 报价仅包含密度或系列名称 |
| 估算 | PDM/XPE 文件、版本和负载假设 | PTC/EPE 和 Power Analyzer 产物 | 电流从开发套件照搬，且无工作负载证据 |
| 电源轨映射 | 适用的 VCCINT/PMC/PS/PL/MGT/I/O 角色 | 适用的 VCC/VCCP/SDM/HPS/tile/I/O 角色 | 电源轨名称在供应商之间被机械重命名 |
| VID 控制 | 适用 VID 电源轨、驱动器和数字稳压器要求 | SmartVID 模式、经验证的稳压器、地址、格式和系数 | 用通用 PMBus 声明替代了确切配置 |
| 时序 | 器件特定域顺序、复位和故障情况 | 系列/封装组成员资格和阈值 | 仅提供延迟值，而没有 power-good 证据 |
| 电源 BOM | 完整 MPN、相位/级数、NVM 和替代处置 | 完整 MPN、SmartVID 证据、已编程身份和替代处置 | 出现基础料号或未经批准的替代品 |
| 生产数据 | 数量、周期、等级、可追溯性和日期码窗口 | 相同，并在相关时加上过渡期标签/文档预期 | 库存、价格或交期根据参考页面假定 |
提交 RFQ 时，请同时提供工程基线和商务要求：确切的 FPGA OPN、估算器输出、输入母线、电源轨工作表、原理图/BOM 修订版、配置文件、认证等级、年度/批次数量、交付地点、日期码规则、包装要求和可追溯性文件。价格、交期和库存属于可变的报价信息，没有任何官方参考设计能确定这些内容。
哪种架构更合适？ #
如果所需的计算架构、自适应 SoC 域结构、软件栈、接口，或某个名称相近的 AMD 参考平台能降低整体系统风险，就选 AMD。如果所需的 Agilex、Stratix、Arria、Cyclone 或 MAX 资源、Quartus 流程、SmartVID/固定功耗选项、封装或长生命周期平台适配能降低风险，就选 Altera。电源树随平台决策而定，很少能单独决定 FPGA 选型。
电源架构仍可能成为决定因素。团队可能因为某一生态系统的具体器件所需电源轨更少、电压调节器支持更好、目标模式下的时序更简单、有更接近的硬件验证参考，或具备可量产的 PMBus 工作流程而偏好它。这些都是针对具体器件和项目的结论，而非厂商层面的排名。
结论 #
AMD-Xilinx 与 Altera FPGA 的电源架构遵循相同的工程准则，但电气契约并不相同。AMD Versal 设计以 PMC 为核心进行启动和管理，采用器件特定的 PDM 场景，并在部分 SKU 上使用 VID。Altera Agilex 设计以 SDM 为核心进行配置，采用系列特定的时序组，在部分 OPN 上使用 SmartVID，并配有明确的调节器验证框架。较早期的 AMD、Zynq、Stratix、Arria、Cyclone 和 MAX 系列则各有各的界限。
安全的迁移方法是先保留系统需求，再重建目标 OPN、估算、电源轨映射、时序、调节器配置、监控方案和生产 BOM。切勿仅凭电源轨名称进行转换，切勿假设两条 PMBus 路径等效，也切勿在未做当前生命周期和台架验证的情况下直接发布照搬的开发板 BOM。
平台相关的细节，可参阅 AMD-Xilinx FPGA 供电指南 和 Altera FPGA 供电指南。AMD 厂商对比 和 Altera 厂商对比 则进一步缩小稳压器选型范围，同时避免把不同厂商简单对等看待。系列级文章涵盖 Agilex 3、5 和 7、Stratix 10 和 Arria 10 以及 Cyclone 10 和 MAX 10；AMD 专题指南涵盖 ADI、Renesas、TI 和 MPS。
如需进行受控的跨平台评审，请将两个候选 OPN、估算器文件、输入母线、电源轨表、认证等级、生产周期和目标数量一并发送。这样工程和采购部门就能比较剩余工作量，而不是比较标识层面的宣称。
官方参考 #
- AMD Power Design Manager 2026.1
- AMD 电源效率与硬件验证电源解决方案
- AMD XAPP1375 简化电源时序
- AMD XAPP1375 Versal 电源域
- AMD UG863 Versal 电压 ID
- AMD DS925 Zynq UltraScale+ PS-PL 电源时序
- Analog Devices Versal AI Core XCVC1902 参考设计
- Altera FPGA 电源解决方案资源
- Altera FPGA SmartVID 与经验证的电压调节器列表
- Altera Agilex 7 电源管理用户指南
- Altera Agilex 5 电源管理用户指南
- Altera Agilex 3 电源管理用户指南
- Altera Agilex 3 SmartVID 边界
- Altera AGFB014R24B2E2V 产品与生命周期页面
- Altera Agilex 5 E-Series 065 模块化开发套件 OPN
- Analog Devices Agilex 7 F-Series 开发套件电源树
- Texas Instruments TIPA-010000 AMD UltraScale+ MPSoC 概念验证
- Texas Instruments TIDA-010241 灵活 FPGA 电源参考设计
- Altera ADV2501 独立公司客户通知