官方证据涵盖两种不同的电源架构 #
Renesas 发布了一些有用的 AMD-Xilinx 电源参考设计，但它们并不属于同一个可互换的 PMIC 系列。从官方资料看，这些设计分为两种架构、两代产品：
- 紧凑型 5 V 输入参考板，采用 ISL91211AIK 和 ISL91211BIK 多路输出 PMIC，面向 Artix-7、Spartan-7 和 Zynq-7000；
- 8 V 至 13.2 V 演示板，采用数字电源模块和负载点稳压器，面向指定的 Zynq UltraScale+ MPSoC。
这一区别对工程和采购都很重要。7 系列板展示了可编程多路输出 PMIC 如何借助内部轨时序，同时满足核心、辅助、存储器和 I/O 的供电需求。UltraScale+ 板则展示了输入范围更宽、电流更高的架构，支持 PMBus 控制、明确的轨合并，并区分了成本优化和功率优化两类用例。这两条路径都不是适用于所有 AMD 器件的通用 Renesas 方案。
最接近的现有文章是 AMD-Xilinx FPGA Power Delivery: Design Guide。该文在系统层面比较了 ADI、Renesas、TI 和 MPS 的证据。本文单独成篇，因为要回答的问题更具体：究竟适用哪种 Renesas 参考架构，已公布的电源轨和器件代码分别代表什么，以及历史 BOM 还能不能用于新产品发布。
| Renesas 参考路径 | 指定的 AMD-Xilinx 范围 | 输入与控制模型 | 证据边界 |
|---|---|---|---|
| ISL91211 PMIC 参考板 | Artix-7、Spartan-7、Zynq-7000 | 5 V 输入；I2C 或 SPI 可编程 PMIC；内部电源轨时序 | 2020 年发布；ISL91211AIK/BIK 产品现已停产 |
| ISLUSPLUS-UC1DEMO1Z | ZU2CG、ZU2EG(A)、ZU3CG、ZU3EG | 8 V 至 13.2 V；整合的常开电源轨；PMBus | 官方板卡页面有效，但关键数字模块器件需做生命周期审查 |
| ISLUSPLUS-UC2DEMO1Z | ZU11EG、ZU15EG、ZU17EG、ZU19EG | 8 V 至 13.2 V；电流更高的分离电源轨；PMBus | 官方板卡页面有效，但 2018 年发布的 BOM 并不自动等同于当前生产 BOM |
指定的系列或器件范围是声明的一部分。不要将 Artix-7 板卡扩展到 Versal，不要将小型 Zynq UltraScale+ 用例扩展到 ZU19EG，也不要在没有重新进行电源轨分析的情况下将大器件演示板扩展到不同的输入母线。
ISL91211 PMIC 架构实际提供的内容 #
ISL91211AIK 和 ISL91211BIK 是四相可编程 PMIC。AIK 版本将四相配置为 2+1+1 的三路输出架构；BIK 版本则提供四路单相输出。按照 Renesas 的规格，每相峰值电流可达 5 A，供电范围 2.7 V 至 5.5 V，支持远端电压检测、各路输出电压独立编程和动态电压调节，并具备过压、欠压、过流和过温保护。
PMIC 数据手册还给出了 I2C 和 SPI 接口以及 GPIO 和多用途 I/O 资源。因此，输出默认值、启动行为和接口选择都属于受配置控制的设计数据，而不是可有可无的软件设置。发布制造包时，除了物理料号，还需要一并提供经批准的寄存器或 OTP 配置、总线地址、使能逻辑和故障响应。
Renesas 表示，这三款 FPGA 参考设计在内部管理其 PMIC 电源轨的上电和关断时序，无需外部时序控制器，从而减少了所演示电源轨组的元件数量。但这并不能免除系统级的复位和时序要求。外部转换器、I/O bank、DDR 器件、时钟以及 FPGA 上电复位引脚，仍必须按所选 AMD 器件要求的顺序进入有效状态。
PMIC 拓扑还会影响布局。标称“总计 20 A”并不等于每个电源轨都能达到这个值。单个输出实际可用的电流取决于相位分配、开关条件、热环境以及所设置的保护限值。Renesas 建议设计人员将电源环路做得短而宽，把远程检测的 VOUT 和 RTN 直接连到负载，让这些走线远离开关节点，并在双相工作时匹配各相位路径的电阻。只照搬原理图符号，却不落实布局和配置上的控制要求，参考设计的大部分价值就丢掉了。
当前生命周期状态改变了设计决策 #
截至 2026 年 7 月 28 日核查，Renesas 官方产品页面已将 ISL91211BIK 标记为过时，不推荐用于新设计；同一页面涵盖 AIK/BIK 参考系列，并列出 DA9121 和 DA9122 作为替代品。这些替代品并非 AMD-Xilinx 参考板的直接替换。它们采用不同的产品架构，需要重新做电源轨映射、封装尺寸、配置和验证审查。
区别很简单：
- 对于已安装的遗留产品，ISL91211 参考套件仍可支持在役设备、受控的末次采购和根本原因分析；
- 对于新设计，它只是架构层面的参考，并不意味着可以照搬过时的 BOM；
- 对于重新设计，有源 PMIC 或分立稳压器方案必须根据当前 FPGA 负载情况确定规格，并作为新的电源系统进行验证。
不要擅自将 ISL91211AIK 替换为当前在产的 ISL91211A，或将 ISL91211BIK 替换为 ISL91211B。在产器件采用不同的 WLCSP 封装，官方产品页面并未声称与 35 球 BGA 参考板部件可直接替换。
三款 7 系列参考板及其电源轨角色 #
Renesas 于 2020 年 3 月发布这三款 ISL91211 参考板，称其为经过测试的完整解决方案。该公司还表示提供了用户指南、原理图、BOM 和 PCB 布局文件。这些板的价值在于它们明确划分了各电源轨的任务。
Artix-7：ISL91211A-BIK-REFZ #
Artix-7 开发板集成了 ISL91211AIK 和 ISL91211BIK、一颗 ISL80030 3 A 同步降压稳压器以及一颗 ISL21010DFH312 电压基准。两颗 PMIC 承担 FPGA 和存储器的多路供电，ISL80030 则负责 3.3 V、2.5 V 和 1.8 V 的 VCCO 或 VCC_IO 供电选择。ISL21010DFH312 为 XADC 提供数据手册标称的 1.25 V 基准电压。
像 XC7A100T-2FGG484I 这样的可订购 FPGA 型号只能说明它属于 Artix-7 系列，以及速度等级、封装和工业温度范围，并不能证明参考板的电流足以支撑实际使用。分配 PMIC 相位之前，应按照真实的时钟、逻辑翻转率、block RAM、DSP、I/O 和收发器参数，运行最新版 7 系列 Xilinx Power Estimator。
Spartan-7：ISL91211BIK-REF2Z #
Spartan-7 开发板使用 ISL91211BIK 加 ISL80030。Renesas 将 PMIC 用于 VCCINT、VCCBRAM、VCC_DDR、VCCAUX 和 VTT 供电，ISL80030 则负责 3.3 V、2.5 V 或 1.8 V 的 VCCO 和 VCC_IO 供电选择。如果小型器件和存储器接口正好匹配这款四输出 PMIC 架构，该参考设计值得考虑。
像 XC7S50-1CSGA324I 这样的器件型号，仍需单独做功耗估算和 bank 电压规划。VCCO 由实际使用的 I/O 标准决定；VCC_DDR 和 VTT 则取决于是否外接存储器以及选用哪种存储器技术。Renesas 在参考设计集中声称支持 DDR3、DDR3L、DDR4、LPDDR2 和 LPDDR3 配置，但这并不意味着可以用一份不变的 BOM 装配所有存储器选项。
Zynq-7000：ISL91211AIK-REFZ #
Zynq-7000 板使用 ISL91211AIK、ISL9123 和两个 ISL80030 转换器。Renesas 将 ISL91211AIK 分配给 VCCINT、VCCBRAM、VCC_DDR 和 VCCAUX，将 ISL9123 分配给 VTT，两个 ISL80030 则用于 VCCO 和 VCC_IO。
Zynq-7000 还增加了处理器系统电源轨和复位行为，这些无法从 Artix-7 或 Spartan-7 的框图中推断出来。例如，对于 XC7Z020-2CLG400I，采购必须保留完整器件型号，而工程部门则需单独记录处理器系统内核、辅助、MIO、DDR、PLL 和可编程逻辑电源轨的要求。
AMD 现行的 Zynq-7000 技术参考手册指出，处理器系统电源与可编程逻辑电源相互独立，但只要可编程逻辑电源处于工作状态，处理器系统电源就必须存在。手册还要求 PS_POR_B 始终保持低电平有效，直至 VCCPINT、VCCPAUX 和 VCCO_MIO0 达到各自的最低工作电平。AMD 设计建议给出的处理器系统推荐上电顺序为 VCCPINT、VCCPAUX、VCCO_MIO0，并规定了保护 eFUSE 完整性的阈值关系。检查 PMIC 内部通道顺序时，必须对照上述器件级条件以及板级外部电源轨。
| 板 | 主要 Renesas 器件 | 公布的 FPGA 侧角色 | 容易遗漏的 RFQ 控制项 |
|---|---|---|---|
| ISL91211A-BIK-REFZ | ISL91211AIK、ISL91211BIK、ISL80030、ISL21010DFH312 | Artix-7 多电源轨供电、可选 I/O 电源轨、XADC 参考 | 两种不同的 PMIC 配置和参考 IC 必须保持区分 |
| ISL91211BIK-REF2Z | ISL91211BIK、ISL80030 | Spartan-7 内核、BRAM、DDR、辅助、VTT 和可选 I/O 角色 | 存储器类型和 VCCO 规划会改变输出分配 |
| ISL91211AIK-REFZ | ISL91211AIK、ISL9123、两个 ISL80030 | Zynq-7000 FPGA、DDR、VTT 和 I/O 角色 | 处理器系统电源轨、PS_POR_B 和掉电行为需要板级验证 |
Zynq UltraScale+ 采用不同的 Renesas 电源方案 #
Renesas 目前将 ISLUSPLUS-UC1DEMO1Z 和 ISLUSPLUS-UC2DEMO1Z 列为在售演示板。两者都提供上电和掉电时序以及 PMBus 接口，但针对的器件尺寸和电源轨合并策略不同。
UC1：合并供电、常开、面向成本 #
UC1 声明用于 ZU2CG、ZU2EG(A)、ZU3CG 和 ZU3EG 器件。其用户指南规定输入为 8 V 至 13.2 V。公布的参考设计大幅合并了内核和处理器系统负载：
| UC1 参考电源轨 | 公布的负载组 | 板输出 | 2018 指南中的器件 |
|---|---|---|---|
| 电源轨 1 | VCCINT、VCCINT_VCU、VCCBRAM、VCCINT_IO、VCC_PSINTLP、VCC_PSINTFP、VCC_PSINTFP_DDR | 0.85 V、7.75 A | ZL9010M |
| 电源轨 2 | VCCAUX、VCCAUX_IO、VCCADC、VCC_PSAUX、VCC_PSDDR_PLL、VCC_PSADC | 1.8 V、1.04 A | ISL85003 |
| 电源轨 3 | GTH/GTY 端接角色和 VCC_PSPLL | 1.2 V、0.1 A | ISL9021A |
| 其他电源轨 | DDR、PS I/O、MGT 和 PL I/O 角色 | 器件特定电压，所列示例中最高 0.5 A | ISL85412 和 ISL85415 |
这些是演示板的输出规格，并非所列每款 MPSoC 的保证电流要求。合并后的电源轨 1 只有在所选器件、工作电压选项、利用率和系统策略都允许这种合并时才成立。
UC2：为较大器件分离大电流电源轨 #
UC2 针对 ZU11EG、ZU15EG、ZU17EG 和 ZU19EG。其指南同样规定输入为 8 V 至 13.2 V，但将电流最高的功能分开：
| UC2 参考电源轨 | 公布的负载组 | 板输出 | 2018 指南中的器件 |
|---|---|---|---|
| 电源轨 1 | VCCINT | 0.85 V、31 A | ISL8271M |
| 电源轨 2 | VCCINT_VCU、VCCBRAM、VCCINT_IO 和处理器系统内部电源轨 | 0.85 V、4.35 A | ZL9006M |
| 电源轨 3 | 辅助、ADC 和处理器系统辅助组 | 1.8 V、2.04 A | ISL85003 |
| 电源轨 4 | GTH/GTY 端接和 VCC_PSPLL | 1.2 V、10.6 A | ISL8277M |
| 电源轨 9 | GTH/GTY 模拟电源 | 0.9 V、7.5 A | ZL9010M |
这些电流数值对应的是演示板的设计点，不能直接照搬到 RFQ 中，当作另一种 Zynq UltraScale+ 配置的额定要求。具体器件、速度等级、封装、电压选项、收发器数量、VCU 使用情况、存储器和逻辑工作负载，都要用 AMD XPE 来估算。
AMD 当前的 Zynq UltraScale+ 数据手册指出，处理器系统与可编程逻辑区域相互隔离，两个区域可以按任一总体顺序上电。但每个区域内部的时序、电压容差、斜坡条件以及电源轨能否合并，仍取决于具体的数据手册修订版和设计配置。因此，UC1 和 UC2 的 PMBus 时序文件只能作为这两块板的依据，并非通用的时序固件。
监控、时序与配置归属 #
7 系列和 UltraScale+ 两条路线所需的生产管控不同。
对于基于 ISL91211 的旧设计，需保留以下内容：
- AIK 或 BIK 的具体器件型号及 35 球封装代码；
- 已编程的输出默认值、相位分配和动态电压设置；
- I2C 或 SPI 模式、器件地址及主机归属；
- 使能、复位、看门狗、GPIO 和中断行为；
- PMIC 故障阈值，以及针对 UV、OV、OC、OT 事件的预期响应；
- FPGA 复位释放条件及外部稳压器的电源正常依赖关系。
对于 UC1 或 UC2 数字电源，需保留以下内容：
- 每个 PMBus 地址、输出电压和电流限制设置；
- 斜坡时间、开启延迟、跟踪关系和断电顺序；
- 非易失性配置镜像及校验和；
- VIN、VOUT、IOUT 和温度的遥测限值；
- 故障日志读取方式，以及生产中清除或保留故障所采用的方法；
- 电源轨合并的具体用例，以及批准该用例的 AMD 文档版本。
监控并不等于时序控制权。PMBus 主机可以读取遥测数据，但启动与否由硬件电源正常信号链决定。板管理控制器可以下发关机命令，但启动状态由 FPGA 复位引脚保护。设计发布时应明确每项动作由哪个器件负责，以及串行总线不可用时会出现什么情况。
生命周期审计：参考设计有效不等于 BOM 可采购 #
2026 年 7 月 28 日查阅瑞萨官方页面，生命周期状况并不一致：
| 参考器件 | 当前官方状态 | 采购含义 |
|---|---|---|
| ISL91211AIK / ISL91211BIK 参考系列 | BIK 产品页显示已停产 / NRND | 属于遗留采购或重新设计决策；不要按基本型号批准替代品 |
| ZL9010M | 已停产 / NRND；未列出替代品 | UC1 和 UC2 架构证据仍然有用，但需要重新选择模块 |
| ZL9006M | 已停产 / NRND；未列出替代品 | UC2 电源轨 2 需要为新的生产进行全新的数字电源设计 |
| ISL8271M | 其当前产品页显示已停产 / NRND | 31 A UC2 核心示例不是当前自动 BOM 发布 |
| ISL8277M | 已停产 | UC2 终端电源轨示例需要生命周期和电气重新设计审查 |
| ISL85003 | 在产 | 仍需核实完整的可订购后缀、封装、温度范围和产能配额 |
| ISL85415 | 在产；官方页面显示产品 longevity 至 2033 | 有用的当前状态，但不能证明它适合不同的电源轨或电路板 |
这就是为什么在产演示板页面和已停产元件页面可以共存。该板仍有文档记录，并且可能仍可作为开发工具订购，而半导体 BOM 不再推荐用于新的生产设计。在 RFQ 时，检查每个行项目，而不仅仅是板卡状态。
受控 BOM 和 RFQ 检查点 #
采购包应以确切的 FPGA 或 MPSoC 可订购代码开头。只写系列名，比如“Zynq UltraScale+ 电源”，无法确定电流、电压选项、封装、收发器电源轨和资格等级。
| 所需 RFQ 字段 | 工程原因 | 采购方核实 |
|---|---|---|
| 完整 AMD-Xilinx OPN | 冻结系列、密度、速度、封装和等级 | 匹配丝印、标签和已批准 BOM |
| 参考板和版本 | 保留证据边界 | 附上用户指南、原理图和 BOM 版本 |
| 电源轨图和 XPE 文件 | 定义电压、电流和合并 | 确认估算属于已发布比特流假设 |
| 完整瑞萨可订购代码 | 控制封装、等级和包装 | 不要从缩短的 ISL 或 ZL 基本型号报价 |
| 配置镜像和校验和 | 使已编程电源可复现 | 包括编程和回读记录 |
| 生命周期状态和 PCN/EOL 记录 | 区分在产、NRND 和已停产行 | 记录检查日期和批准的处置 |
| 已批准替代品证据 | 防止仅参数替代 | 要求原理图、布局、瞬态、热和时序重新验证 |
| 日期码、批次和可追溯性 | 支持受控遗留采购 | 在购买前定义可接受批次和文档 |
| 生产数量和进度 | 决定重新设计还是过渡库存策略 | 区分工程样品、过渡库存和生命周期需求 |
在独立市场找到的已停产 PMIC 或许可用于受控的小批量补料，但前提是先通过真实性、存储条件、湿度敏感性、可焊性、日期码和可追溯性检查。它并不是绕开重新设计的中性选择。反过来，在产稳压器如果改变了占位、补偿、PMBus 行为、瞬态响应或热性能，也不能自动视为已批准的替代品。
工程发布检查清单 #
- 冻结完整的 FPGA 或 MPSoC OPN、封装、速度和资质等级。
- 用真实的时钟、利用率、收发器、内存和环境假设，运行当前版本的 AMD XPE。
- 建立电源轨表，涵盖电压、容差、静态与瞬态电流、纹波、时序、放电和监控。
- 选择最接近的瑞萨证据路径：7 系列 PMIC 板、UC1、UC2，或均不适用。
- 记录新设计与官方板在输入母线、FPGA、电源轨合并、相数和热环境方面的差异。
- 依据当前 AMD 数据手册核实复位和上电条件，包括 Zynq-7000 的 PS_POR_B 规则。
- 在官方生命周期页面上逐一核查每颗瑞萨器件；已停产和 NRND 的型号应视为重新设计的门槛。
- 将配置、校验和、PMBus 或 I2C 地址以及故障策略作为受控 BOM 数据保留。
- 在生产布局的原型上验证启动、关机、欠压、瞬态、纹波、PDN 和热行为。
- 替代型号只有在通过相同的仿真和硬件测试后才能放行，随后将批准的尾缀告知采购。
结论 #
瑞萨提供了两类有力的 AMD-Xilinx 电源设计参考。ISL91211 板展示了面向 Artix-7、Spartan-7 和 Zynq-7000 的紧凑型 PMIC 架构，时序控制集成在芯片内部。UC1 和 UC2 则展示了 Zynq UltraScale+ 设计如何转向更宽的输入范围、PMBus 管理模块、明确的电源轨合并以及更高的核心电流。
2026 年采购方面的主要结论同样明确：所列参考 BOM 中的大部分如今已是遗留产品。工程师可以复用电源轨逻辑、证据和测试方法，但新产品必须逐项审查生命周期并评估是否需要重新设计。没有这道关卡，采购人员绝不应把“官方参考设计”当作“当前已批准的量产 BOM”。
系统级工作流程请参阅 AMD-Xilinx FPGA 供电：设计指南。ADI vs Renesas vs TI vs MPS AMD-Xilinx 电源对比 说明了 Renesas PMIC 和 UC1/UC2 方案在当前供应商证据中的定位。独立供应商方面，可参阅 Altera FPGA 供电：设计指南，而 为 Altera Agilex 3、5 和 7 FPGA 供电 则说明当前 FPGA 订购代码的电源选项如何影响稳压器选型。
如需基于 Renesas 的 FPGA 电源 RFQ，请提供确切的 FPGA OPN、XPE 输出、输入母线、参考板版本、受控电源配置和目标数量。LimChip 随后可核查元件及生命周期记录，替代料的批准权仍归工程负责人。
官方参考资料 #
- 面向 Xilinx FPGA 和 SoC 的 Renesas PMIC 参考设计
- Renesas ISL91211AIK 和 ISL91211BIK 数据手册
- Renesas ISL91211BIK 产品与生命周期页面
- Renesas ISL91211B 在产产品页面
- Renesas ISLUSPLUS-UC1DEMO1Z Zynq UltraScale+ 参考板
- Renesas ISLUSPLUS-UC1DEMO1Z 用户指南
- Renesas ISLUSPLUS-UC2DEMO1Z Zynq UltraScale+ 参考板
- Renesas ISLUSPLUS-UC2DEMO1Z 用户指南
- Renesas 产品供应政策与生命周期定义
- Renesas ZL9010M 数字电源模块
- Renesas ZL9006M 数字电源模块
- Renesas ISL8271M 数字电源模块
- Renesas ISL8277M 数字电源模块
- Renesas ISL85003 同步降压稳压器
- Renesas ISL85415 同步降压稳压器
- AMD Zynq-7000 SoC 技术参考手册：电源引脚
- AMD Zynq-7000 SoC 技术参考手册：外部复位信号引脚
- AMD Zynq-7000 上电与断电设计通告
- AMD Zynq UltraScale+ MPSoC 数据手册：PS-PL 电源时序
- AMD Xilinx 功耗估算器