从完整的 Altera 订购代码开始 #

Altera FPGA 的电源树不能只看系列标志来选，而要依据确切的订购料号（OPN）、封装、启用的收发器 tile、I/O 标准、存储器拓扑、时钟活动、逻辑利用率和热环境来确定。在较新的系列中，后缀尤其重要，因为它能标识 SmartVID 还是固定电压电源选项。

Altera 再次成为当前独立的 FPGA 公司和品牌。在较旧的器件手册、参考设计标题、板级文件和顶部标记中仍能看到 Intel，因此工程师和采购人员应把旧资料中的“Intel FPGA”视为历史文档背景，而不是另一家兼容器件制造商。OPN、版本和官方变更通知才是具有控制力的标识符。

比较两个当前开发板示例。Agilex 7 F-Series 套件使用 AGFB014R24B2E2V，末尾的 V 表示 SmartVID 电源选项。Agilex 5 开发板同时记录了 A5ED065AB32AE1V 和 A5ED065BB32AE4S，说明同一系列中的器件可能采用 VID（V）或固定电压（S）选项。因此，仅凭“Agilex 5 065”的报价，还不足以冻结电气设计或采购线。

选择稳压器之前，请记录：

  • 完整的 FPGA OPN 和封装；
  • 该 OPN 是 SmartVID 还是固定电压选项；
  • Power and Thermal Calculator 或 Early Power Estimator 的输入假设；
  • 设计足够成熟时的 Quartus Power Analyzer 结果；
  • 具体的收发器、HPS、存储器和 I/O bank 配置；
  • 输入母线限制、环境温度、气流和板面积；
  • 所需的遥测、故障记录和现场服务访问。
Altera FPGA 系列电源规划图
Altera FPGA family map showing power-planning differences and SmartVID boundaries

不同系列，电源管理问题也不同 #

目前的 Altera 电源支持中心涵盖 Agilex 3、Agilex 5、Agilex 7、Stratix 10、Arria 10 和 Cyclone 10。MAX 10 有单独的电源管理指南，在紧凑型控制和时序设计中仍然重要。这些系列并没有统一的电源轨列表或启动规则。

系列和示例 OPN电源设计特点SmartVID 定位主要官方起点
Agilex 7 F-Series，AGFB014R24B2E2V大电流内核、SDM/HPS、tile 和收发器电源轨；密集监控Altera 将相关系列的 V、E 和 X 选项标识为支持 SmartVIDAgilex 7 Power Management User Guide、引脚连接指南和确切板级电源树
Agilex 5 E-Series，A5ED065AB32AE1V 或 A5ED065BB32AE4S中端 fabric/HPS，采用三组时序数据手册将 V/E 定义为 VID 选项，将 S/X 定义为固定电压选项Agilex 5 电源指南、数据手册和 Power and Thermal Calculator
Agilex 3 C-Series，A3CY135BM16AE6S成本优化的 FPGA/SoC，带 SDM、可选 HPS、GTS 和存储器电源轨不要从 Agilex 品牌推断 SmartVID 要求；请遵循确切的 OPN 和指南Agilex 3 电源指南和引脚连接指南
Stratix 10 GX，1SG280HU2F50E2VG高性能内核和收发器供电，带受管理配置Altera 将 V 器件列入 SmartVID 系列集合Stratix 10 Power Management User Guide 和已验证稳压器列表
Arria 10 GX，10AX115S2F45I1SG内核、收发器和 I/O 电源轨；部分设计使用并行 VID较旧资料可能使用 Intel 命名；VID 实现不同于 Agilex PMBus 流程Arria 10 引脚连接指南和 AN 711
Cyclone 10 GX，10CX085YU484E5G中低端 fabric 加收发器电源轨使用系列引脚指南和时序说明；不要假设 Agilex SmartVID 行为Cyclone 10 GX EPE、引脚指南和 AN 692
MAX 10，器件/封装特定紧凑型单电源或双电源 FPGA，带可选存储器/外设单独的 MAX 10 电源架构MAX 10 Power Management User Guide 和匹配的参考设计

上述示例并非可以互相替代。它们说明采购为什么必须保留完整的 OPN。即使基础密度看起来相近，速度等级、封装、温度等级、电源选项和可选后缀也可能改变电压、认证或生命周期。

先做电源轨表，再列 BOM #

带监控的概念性 Altera FPGA 电源树
Conceptual Altera FPGA power tree from input protection through monitored rail domains

该图是 LimChip 的概念示意，并非 Altera 或稳压器厂商原理图的副本。具体名称和允许的电源轨共享方式，必须查阅所选 OPN 的引脚连接指南。

输入转换与保护 #

在确定负载点转换器规格之前，先明确实际输入：USB-PD、5 V、12 V、PCIe 插槽加辅助输入，或工业 24 V 母线，各自的浪涌、冲击电流、反极性和 EMI 要求都不同。例如 Altera 的 Agilex 7 F-Series 开发套件，在已安装卡运行中需要 PCIe 插槽 12 V 和辅助 12 V 两路电源，而在台面模式下可以使用外部电源。生产板可以采用不同的前端，但其 power-good 和故障行为仍必须支持 FPGA 时序。

内核与处理器域 #

VCC 和 VCCP 是 Agilex 电源文档中的核心电源轨。带 HPS 的器件还会增加处理器系统域；与 SDM 相关的电源轨则用于支持配置和管理。即使参考板把多个负载接到同一个转换器后面，这些电源轨的电流、纹波和时序要求也可能各不相同。电流要按项目估算来定，不能直接照搬开发套件标称的最大能力。

收发器、PLL 和时钟电源轨 #

高速 tile 会产生敏感的模拟和时钟电源轨。在已发布的 Agilex 7 F-Series ADI 电源树中，VCCA_PLL、HSSI/tile 电源轨和时钟相关电源各自独立。该参考设计用 LTM4657、LTM4678、LTM4686-1 和 LTM4623 等器件为不同电源轨组供电。这只能证明该开发套件架构的做法，并不意味着在别的封装上可以不经相应引脚指南和 PDN 分析就合并或替换电源轨。

I/O、存储器和辅助管理 #

I/O bank 电压取决于所选的 I/O 标准。HPS 和外部 DDR 还可能带来存储器电压、端接和基准方面的要求。系统功耗预算里一定要算上配置 flash、时钟、风扇、光模块、USB-PD 控制器和板管理逻辑。只覆盖 FPGA 引脚的电源树，仍可能让输入级选型偏小。

电源轨工作表字段工程决策RFQ/BOM 字段
电源轨名称和引脚组器件指南的精确映射；是否允许共享参考位号和负载描述
标称电压和容差静态、纹波和瞬态包络编程输出电压或电阻选项
估算电流静态/动态估算加上裕量和热降额稳压器、相数、电感/模块额定值
时序组使能顺序、单调斜坡和 POR 时序时序控制器通道和 power-good 依赖关系
噪声和 PDN 目标去耦、平面阻抗、远端检测和测量方法电容介质、容值、封装和合格供应商
遥测和故障电压/电流/温度记录和响应PMBus 地址、固件文件和配置版本

SmartVID 是一项配置依赖 #

SmartVID 让受支持的 FPGA 能够识别工作电压，并在 Secure Device Manager 的管理下通过 PMBus 将其告知稳压器。对于带 SmartVID 的 OPN，稳压器属于 FPGA 配置路径的一部分，而不只是一个标称电压相近的电源。

Altera 当前的 SmartVID 专题页列出了以下相关的 OPN 后缀组：

  • Agilex 7 F- 和 I-Series：V、E 和 X；
  • Agilex 7 M-Series：V 和 E；
  • Agilex 5：产品页列出了 V、E、S 和 X；
  • Stratix 10：V。

对于 Agilex 5，产品页上的这份列表与更具体的现行器件数据手册不一致。数据手册明确将 V 定义为标准功耗 VID，E 定义为低功耗 VID，S 定义为标准功耗固定电压，X 定义为低功耗固定电压。因此，本指南只把 V 和 E 视为 Agilex 5 的 VID 选项，不根据产品页上的条目推断 S 或 X 器件有 PMBus SmartVID 要求。最终实现应以确切的 OPN、现行系列数据手册、电源管理指南和 Quartus 设置为准。不要把一个系列的后缀规则套用到另一个系列。

Altera 还把稳压器证据分成两级。“完全验证”的器件会针对每个 Quartus Prime Pro 版本做回归测试；“仅 API 验证”的器件已知与 SDM 电源管理 API 兼容，但未说明是否经过物理测试。截至所引用的 2026 年 7 月页面，完全验证的例子包括 Agilex 7 的 LTC3888-1、LTM4677、ISL682xx、ISL69260、XDPE12284C 和 MPM3698，Agilex 5 的 TPS53676、LTC3882-1 和 ISL68223，以及 Stratix 10 的 LTM4677。该表与当前 Quartus 验证绑定，因此设计发布时必须重新核对该页面。

Vendor Reference Design

ADI 的 Agilex 7 F-Series 开发套件电路笔记给出了一个具体例子：把 LTC3888-1 加 LTC7051 功率级用于大电流核心功能，再用额外的 µModule 稳压器为 tile、HPS、PLL、I/O 和存储器电源轨供电。ADI 也发布了单片和 µModule 替代方案。这些只是针对该板卡场景的已记录替代方案，并非通用的交叉兼容器件清单。

对于 PMBus 目标模式，Altera 的检查清单列出了 PWRMGT_SCL、PWRMGT_SDA 和 PWRMGT_ALERT，要求 1.8 V FPGA 侧上拉电阻，并在稳压器总线为 3.3 V 时使用双向电平转换器。Quartus 中的地址、数据格式和命令必须与物理稳压器一致。引脚、地址或 VID 参数出错会导致配置中止，板子只能重新设计。

按文档划分的组做时序控制，不能只靠延迟 #

Altera FPGA 分组上电和故障感知下电概念
Conceptual three-group Altera FPGA sequence and fault-aware shutdown

Agilex 3 和 Agilex 5 电源指南将电源轨分为 Group 1、Group 2A 和 Group 2B。每个 Group 1 电源轨必须先达到标称值的至少 90%，Group 2A 才能开始；Group 2A 也必须达到同一阈值，Group 2B 才能开始。组内各电源轨的上电顺序不限。所有电源轨都必须单调上升，并满足相应的上电复位时序。Altera 建议这些系列在下电时按相反顺序关断，以获得最低的电源电流。

这比“先开启核心”更精确。实际的组归属包括 Group 1 中的核心/SDM/HPS 和收发器相关电源轨、Group 2A 中的额外模拟/配置电源轨，以及 Group 2B 中的选定 I/O 相关电源轨。组归属因系列和封装而异，因此设计文件应引用确切的电源指南版本。

Altera 的 AN 692 补充了系统故障的情况。受控设计可以使用可编程控制器或多电源时序控制器。对于不受控的输入丢失，该笔记建议进行掉电检测、提供足够的保持能量以维持管理电路工作、使用复位逻辑降低 FPGA 功耗，并对每个电源组进行快速放电。这意味着即使每个稳压器已有使能引脚，BOM 仍可能需要监控器、时序控制器、放电 FET 和保持电容。

评审时，在 FPGA 引脚或指定检测点捕获以下四种示波器波形：

  1. 在最小和最大输入下的冷上电；
  2. 命令下电；
  3. 欠压或输入突然移除；
  4. 在锁存的稳压器或 SmartVID 故障后重启。

验收记录应显示电压阈值、斜坡单调性、组顺序、复位行为，以及 FPGA bank 未上电时外部驱动 I/O 的状态。

监控是设计验证的一部分 #

Agilex 3、5 和 7 电源指南介绍了电压与温度监控系统的设计。开发板也展示了板级监控方案：Agilex 7 F-Series 套件提供电源监控工具，Stratix 10 板卡则用 MAX 系列器件做时序控制和监控。量产设计可以换用其他控制器，但必须有一套明确的可观测性方案。另有一篇 FPGA 热监控、时序控制与风扇控制指南，把该方案落实为配置前的传感器权限、风扇验证逻辑，以及能感知故障的关断状态机。

至少要确定系统记录哪些内容：

  • 输入电压和电流；
  • 大电流核心电压、电流及稳压器温度；
  • 关键收发器或 PLL 电源轨；
  • FPGA 本地温度及任何远程二极管测量值；
  • PMBus 故障、重试状态和配置错误；
  • power-good 相对于复位和配置完成的时序。

监测不能替代探测。远程检测、PMBus 遥测和 ADC 的读数可能对不上，因为它们观测的点和带宽不同。测纹波和瞬态合规性要用高带宽探头，并记录每次读数的采集位置。

参考设计：证据的适用边界 #

官方设计证据指定器件支持内容需保留的边界
ADI Agilex 7 F 系列开发套件电源树LTC3888-1、LTC7051、LTM4678、LTM4686-1、LTM4668、LTM4623、LTM4657、LTC7151S核心、tile、PLL、HPS、I/O 和存储器角色的详细映射该方案仅针对特定板和电源轨映射；若采用替代方案，需重新审查电流、PDN 和 SmartVID
ADI Arria 10 FPGA 开发套件设计LTC3877、LTC3874、LTM4637、LTC2977、LTM4620105 A 级核心示例、收发器电源轨和八通道时序/监测这是 2016 年的成熟平台证据；如今需核实生命周期和 NPI 状态
TI TIDA-01419 Arria 10 GX 核心设计TPS53647 搭配 CSD95472 智能功率级四相 150 A 参考设计，已公布稳压、瞬态和热测试结果它只验证所述测试条件，并不覆盖所有 Arria 10 工作负载或完整板级电源树
TI TIDA-00607 MAX 10 双电源设计TPS65218集成四路 buck、LDO、负载开关和监督器方案它针对 MAX 10 双电源场景和特定工业测试范围

Hardware Verified

参考设计回答的是“这种架构是否已经搭建并实测过？”，但回答不了“每个原始元件是否仍是 2026 量产 BOM 的最佳选择？”。对每个可订购后缀，都要核查其有效状态、是否推荐用于新设计、PCN/PDN 历史、固件工具支持以及认证情况。不要把 LTC3888-1 简写成 LTC3888，也不要把汽车级/工业级与商业级当作可以互换。

官方 Altera SmartVID 列表同样能避免误以为两边情况对等。Renesas/ISL 和 MPS 器件确实出现在经验证的 Agilex 稳压器表中，但这本身并不能证明存在覆盖每个系列的完整、具名 Altera 板级参考设计。因此，本指南不会凭空编出一个与之对应的 Renesas 或 MPS Altera 电源树。后续做供应商比较时，只应列出有第一方证据可查的系列和板卡。

BOM 和 RFQ 发布清单 #

工程包 #

  • 冻结完整的 FPGA OPN、封装和板卡版本。
  • 附上 Power and Thermal Calculator/EPE 输入和最新的 Quartus Power Analyzer 报告。
  • 包含电源轨工作表，列出电压、容差、电流、时序、均流和监测要求。
  • 确定 SmartVID 模式、经验证的稳压器型号、PMBus 地址、电平转换和 Quartus 配置。
  • 将每个借用电路链接到其来源参考设计，并说明做了哪些更改。
  • 归档 PDN 工具结果、原理图、布局约束和台架波形。

采购包 #

  • FPGA、控制器、功率级、模块、时序器和监控器均使用完整可订购代码。
  • 记录已编程或 OTP 配置、PMBus 地址以及所需固件/配置文件。
  • 确认封装、温度等级、认证、湿度敏感性、包装方式和日期码规则。
  • 检查成熟 Arria 10、Cyclone 10 和 MAX 10 参考设计元件的生命周期和变更通知。
  • 批准的替代料应针对具体电源轨；“相同电压/电流”不能作为替代规则。
  • 要求批次可追溯性，并保留卷盘/托盘标签以供来料检验。

RFQ 输入 #

请提供确切的 FPGA OPN、年用量与构建数量、输入母线、电源轨表、认证要求以及生产周期。对于 SmartVID 电源轨，还需提供经验证的稳压器代码和配置约束。若 BOM 复制自评估板，请注明板卡版本，并列出工程部门已批准替换的元件。

结论 #

Altera FPGA 电源设计是一条环环相扣的链条：确切的 OPN、估算负载、系列专属电源轨、有文档记录的时序、必要时采用兼容 SmartVID 的控制方案、经验证的 PDN，以及可追溯的量产 BOM。Agilex 7 和 Agilex 5 让稳压器与 SDM 之间的接口格外突出；Agilex 3、Stratix 10、Arria 10、Cyclone 10 和 MAX 10 则各自有自身的电气特性和生命周期限制。

关于各系列特有的传统方案边界，Stratix 10 与 Arria 10 电源设计 对比了基于 PMBus 的 Stratix 10 SmartVID 与 Arria 10 并行 VID，并逐一梳理了各器件的电源轨分组及有据可查的核心电源 BOM。AMD 平台的对应设计流程，参见 AMD-Xilinx FPGA 电源传输：设计指南。专题文章 ADI 面向 AMD-Xilinx FPGA 的电源解决方案 将具体的 ADI 稳压器型号和证据等级对应到各 AMD 系列；Renesas 面向 AMD-Xilinx FPGA 的 PMIC 解决方案 则把有文档记录的 7 系列 PMIC 板与 Zynq UltraScale+ 数字电源方案及其生命周期限制区分开来。这些指南遵循同样的采购原则，但刻意将各供应商的电源轨命名、时序规则和参考设计证据分开处理。

询价前，请提交 FPGA OPN、功率估算、输入母线、电源轨表和认证要求。有了这些文件，分销商和工程团队才能判断某款稳压器是已获批准，还是仅仅看起来可行。

官方参考 #

最终设计决策请以原厂数据手册及获批准的工程资料为准。