从 FPGA 负载场景入手，而不是从 ADI 系列名称入手 #
Analog Devices 为 AMD-Xilinx 可编程逻辑提供了异常丰富的公开电源树：紧凑型 Spartan-7 方案、Artix UltraScale+ 最小电源轨设计、Zynq-7000 和 Zynq UltraScale+ 板卡、大电流 Kintex 和 Virtex 平台，以及托管式 Versal 解决方案。这种丰富性只有在证据与确切的 FPGA、电源轨方案和板卡条件保持绑定时才有用。
ADI 稳压器并不会因为出现在另一块 Xilinx 板卡上就自动适用。在选择电源树之前，请先冻结以下输入条件：
- 完整的 FPGA 或自适应 SoC 订购代码、封装、速度等级和温度等级；
- 针对预期时钟、利用率、收发器和工作负载的 AMD 功耗估算文件；
- 输入母线、电源轨电压、容差、瞬态电流和噪声限制；
- 允许的电源轨合并以及所需的上下电行为；
- DDR 类型、I/O bank 电压、GT 资源、外设和板级负载；
- 环境温度、气流、PCB 铜厚和认证要求。
例如，XC7S50-1CSGA324I、XCAU25P 器件、ZCU104 级 ZU7EV、ZU17-2/ZU19-2、XCVC1902 和 Versal Prime Gen 2 2VM3858 并不是可以互换的“FPGA 负载”。它们的电源轨数量、电流密度、处理器和收发器配置、上电时序规则以及监控需求各不相同。因此，官方 ADI AMD-Xilinx 解决方案库 只是一个导航系统，并非通用的已批准物料清单。
复制 BOM 之前，先看清证据等级 #
下表对本文引用的官方 ADI 页面进行了分类，但不会改变 ADI 所声明的证据等级。经过测试的板卡比提议的电源轨方案更有说服力，但即便是经过测试的板卡，也只涵盖其文档记录的器件、配置和条件。
| ADI 示例 | 指定 FPGA 目标 | 公开状态 | 正确的工程用途 |
|---|---|---|---|
| ZedBoard 电源设计 | Zynq-7000 平台 | Hardware Verified 经过完整测试的板卡 | 针对特定九路电源轨实现的成熟板级证据 |
| Kintex UltraScale MGT 卡 | KCU1250 表征套件 | Hardware Verified 经 Xilinx 测试的 MGT 供电 | 针对 GT 模拟电源轨、PMBus 和遥测的专项证据 |
| HTG-Z922 | Zynq UltraScale+ ZU17-2 或 ZU19-2 | Hardware Verified 经过完整验证的平台 | 高密度模块化板卡示例 |
| Versal AI Core 板 | XCVC1902 级关键电源轨 | Hardware Verified 经过测试的参考板 | 可扩展多相核心加次级电源轨架构 |
| Versal Prime Gen 2 | 2VM3858 最小电源轨 | Vendor Reference Design 已验证设计 | 按当前确切订购代码的起始 BOM，带可选管理功能 |
| Artix UltraScale+ | AU10P/AU15P 和 AU20P/AU25P | Non-Hardware Verified 未经硬件验证 | 需要完整硬件验证的成本/面积概念 |
| ZCU104 替代方案 | ZU7 级评估平台 | Non-Hardware Verified 纸面参考设计 | 用于比较单片和模块拓扑，而非板级测试证明 |
| Versal HBM | Versal HBM 系列 | Non-Hardware Verified 未经硬件验证 | 针对高要求负载的架构和组件候选清单 |
采购部门应在合格供应商清单记录中保留这一证据等级。“用于 ADI FPGA 电源设计”过于模糊：发布包应注明来源设计、文档修订版或访问日期、FPGA 目标、所选拓扑以及仍需进行的验证。
紧凑型 7 系列和 Artix UltraScale+ 解决方案 #
Spartan-7：双器件概念，而非经过测试的通用板卡 #
ADI 当前的 Spartan-7 电路笔记 明确为非硬件验证。它将 MAX77542AAWU+T 映射到 VCCINT、VCCBRAM、VCC_DDR 和 VCC_IO，并用 ADP125ACPZ-R7 为 VCCADC_AUX 供电。对于诸如 XC7S50 级逻辑这样的紧凑型器件而言，这种集成很有吸引力，但该页面并未证明一种 MAX77542 配置适用于所有 Spartan-7 封装、I/O bank 方案或存储器负载。
买方必须获取已编程或引脚配置的电源轨配置，确认 WLP/封装组装能力，并保持 ADP125 电压选项和包装后缀不变。然后，工程部门必须将每个通道的电流、瞬态和启动行为与确切的 AMD 估算和数据手册进行对比。
Zynq-7000：具有成熟 BOM 的有力板级证据 #
ADI ZedBoard 参考设计 号称经过完整测试，涵盖九路独立电源。两片 MAX15021 双输出降压转换器分别承担核心、DDR 和 I/O 供电；MAX15053 提供辅助电源轨；MAX1983 和 MAX6037A 支持 XADC 相关功能；MAX1510 用于 DDR 终端供电；输入本身没有 5 V 时，由 MAX8686 产生 5 V 中间电源轨。页面还提到，这些稳压器在上电时可以做时序控制。
对于 Zynq-7000 板卡（例如基于 XC7Z020 的设计），这是有价值的参考，但该 BOM 已经比较成熟。新的量产设计仍需逐一确认每颗器件的生命周期状态、推荐替代型号、封装变化以及重新认证工作。仅凭输出电压和标称电流相符，并不能认定替代品可用。
Artix UltraScale+：电源轨差异必须精确对待 #
ADI 将其 Artix UltraScale+ 最小电源轨方案 分为 AU10P/AU15P 和 AU20P/AU25P 两种情况：
| 角色 | AU10P/AU15P 方案 | AU20P/AU25P 方案 | 边界 |
|---|---|---|---|
| VCCINT | LTC3307AEV#TRPBF，3 A 级 | LTC3309AEV#TRPBF，6 A 级 | 选型先按上述器件组确定，再根据实际负载估算调整 |
| VCCBRAM 和 VCCINT_IO | 包含在最小轨映射中 | 包含在最小轨映射中 | 连接和合并须遵循 AMD 具体速度等级的规则 |
| VCCAUX/ADC、VMGT 和 VCCO 角色 | ADP125ARHZ-R7 和 ADP5014ACPZ-R7 | 相同的指定器件 | I/O 和收发器数量仍会改变负载 |
| 可选 DDR | LTC3617EUDD#PBF 或 LTC3618EUF#PBF | 相同选项 | 根据存储器设计选择端接拓扑 |
| 可选监控/时序控制器 | ADM1186-1ARQZ | 相同选项 | 监控四路电源轨并不等于覆盖整个系统 |
官方页面称这两种情况均未经硬件验证。应将该表格视为有范围限定的方案，然后在实际电路板上验证纹波、瞬态响应、温升、时序和故障行为。
Zynq UltraScale+：选择集成方式和器件范围 #
ADI 为 Zynq UltraScale+ 既发布了论文设计，也发布了经过验证的电路板。两者回答的是不同的问题。
ZCU104 纸面参考设计 针对 ZU7 级平台提出了两种替代方案。单片方案使用 LTC7131EY-1#PBF 为 0.85 V VCCINT 供电，LTC3605AEUF#PBF 用于 VCCINT_VCU 和通用供电，LT8652SEV#PBF 用于辅助、I/O 和通用电源轨，LTC3633AEUFD#TRPBF 用于 MGT 电源轨，LT3045EDD#TRPBF 或 ADP1753ACPZ-R7 用于低噪声辅助供电。
模块方案中，VCCINT 采用 LTM4676AEY#PBF，带数字电源系统管理和 PMBus；其余各供电轨则使用 LTM4622EY#PBF、LTM4657EY#PBF、LTM4705、LTM4623EY#PBF，以及相同的低噪声 LDO 选项。这里比较的是拓扑，并不表示模块方案一定占用更小面积，也不表示把电感、电容、散热铜箔和验证成本都算进去后，单片方案一定更便宜。
对于更高密度的器件，HTG-Z922 参考设计 提供了更充分的电路板级验证。ADI 表示该平台搭载 Zynq UltraScale+ ZU17-2 或 ZU19-2，其电源方案已通过完整验证。在公开的映射中，LTM4650 承担大电流 FPGA 内核供电，LTM4644 负责分组内核、BRAM、处理器、GT、DDR、I/O 和时钟等各路供电，LTM4625 提供 FPGA 辅助电源，LTC6902 则为模块提供时钟。
不要把任何一个参考设计套用到其目标之外。AMD 现行的 UltraScale PCB 设计指南 指出，Zynq UltraScale+ 的电源域划分和可合并程度取决于所需的电源管理灵活性和器件特性。ZU7EV 视频编解码器电源轨方案、ZU17EG 设计以及更小的 CG 器件，所需的稳压器数量和隔离方式可能各不相同。
高速收发器需要单独验证 #
ADI Kintex UltraScale MGT 设计 的覆盖范围有意收窄，并非完整的 FPGA 供电树。DC2340A 卡插在 KCU1250 表征套件上，在文档所述配置下给出的最大输出纹波为 3.16 mV 峰峰值。
其电源轨分配很明确：
- LTM4649 提供 1 V MGTAVCC；
- LTM4624 提供 1.2 V MGTAVTT；
- LT3065 提供 1.8 V MGTAVCCAUX；
- LTC2974 负责四通道 PMBus 电压控制、遥测和时序控制。
对于噪声敏感的 GT 子系统和受管理电源的工作流程，这是有用的证据。但它不是完整的 Kintex UltraScale 量产 BOM；而且一旦布局、输出网络、输入母线、收发器数量或测量带宽发生变化，单个实验室纹波结果就不再适用。
Versal 将设计推向可扩展的受管理电源 #
这幅 LimChip 原创重绘图只用了 ADI XCVC1902 参考页面上公布的器件和电源轨角色，说明的是一个经过验证的实例，没有把无关板卡上的器件拼在一起。它仍然是功能框图，不是生产原理图；相数、电流和补偿必须依据 AMD 实际的功耗估算来确定。
Versal AI Core XCVC1902：可扩展的多相内核供电 #
ADI 称其 Versal AI Core XCVC1902 板 已针对关键电源轨完成测试验证。核心架构采用八相 PMBus LTC3888-1 控制器搭配 LTC7051 SilentMOS 功率级，据称可通过增减功率级数量扩展到 240 A。
同一页面还将 LTC3636 用于多路 MGT、辅助和 I/O 电源轨，LT8607 用于 MGTYVCCAUX，LTC3634 用于 DDR 灌/拉电流供电。这些分配对应三类不同任务：大电流数字管理内核转换、中等电流多轨转换，以及专用低电流或双向存储器供电。
240 A 是参考架构标称的能力，并非 XCVC1902 的功耗数据。相数必须根据 AMD 的实际估算、瞬态范围、热设计和故障电流策略来确定。
Versal Prime Gen 2 2VM3858：当前已验证的最少电源轨实例 #
ADI 的 Versal Prime Series Gen 2 设计 以 2VM3858 为目标器件，并将该最小轨设计标注为已验证。其公开的 BOM 对采购人员格外实用，因为其中列出了完整的可订购代码、温度范围和数量：
| ADI 可订购代码 | 公开的板卡用量 | 公开的用途 |
|---|---|---|
| MAX20860AAFX+ | 1 | 双相 60 A 可扩展降压转换器，支持 PMBus 和 AVSBus |
| LT8625SPJV#TRMPBF | 1 | 8 A Silent Switcher 3 稳压器 |
| ADP125ACPZ-R7 | 1 | 500 mA LDO |
| MAX20806TFD+ | 4 | 6 A 降压稳压器 |
| MAX34440ETL+ | 1（可选） | 六通道 PMBus 电源管理芯片 |
后缀必须写准确。卷带包装标识、封装、温度等级和已编程配置都应写入采购 BOM，不能只记在非正式备注里。
Versal HBM：保留未经硬件验证的边界 #
ADI 的 Versal HBM 设计 明确说明未经过硬件验证。该设计为 VCCINT 推荐 LTC3888-1/LTC7051，为系统中间轨推荐 LTC3633A，为 VCCAUX 和 GTAVCC 推荐 LT8652S，为 VCCO 和 HBM 核心供电推荐 LT7200S，为 GTAVTT 推荐 LTC7151S，为辅助轨推荐 ADP125，DDR 功能则可选配 LTC3617/LTC3618。
这份清单在架构选型上有参考价值，但并不等同于量产验证。HBM 器件兼具高功率密度和存储器专用轨，设计发布前还需要 AMD 场景数据、ADI 配置文件、PDN 仿真以及物理硬件验证。
时序与监控属于系统级功能 #
ADI 器件可以实现时序控制、遥测和故障管理，但 FPGA 的具体要求以 AMD 文档为准。不能仅凭使能引脚接起来方便就推断允许的时序。
对于 UltraScale 和 UltraScale+ 设计，VCCINT、VCCINT_IO、VCCBRAM 等连接方式应以对应系列的数据手册和 UG583 轨合并指南 为准。速度等级和低压型号不同，可合并的电源轨也可能不同。Versal 方面，UG863 建议设计人员根据所选的最小电源轨方案或全电源管理方案，使用 Power Design Manager 确定电压、容差、分组和上电时序。
将这些要求归入以下三种控制级别之一：
- 使能和电源正常链。 适用于器件允许简单固定时序且故障响应已完全定义的情况。
- 专用时序器/监控器。 ADM1186 可以在 Artix 概念中对四条轨进行时序控制；MAX34440 在 Versal Prime Gen 2 设计中增加了六通道 PMBus 管理。
- 数字电源系统管理。 LTC2974、LTC3888-1、LTC7131 和 LTM4676A 类器件根据确切产品增加遥测、裕量调节、配置和故障记录等组合功能。
生产测试计划应记录斜坡时序、单调上升的电源轨、电源正常阈值、放电行为、故障关断、重试策略和配置校验和。只有在固件归属、PMBus 地址、校准和告警处理也一并交付后，遥测才有意义。
将参考设计转化为受控 BOM #
在模块、单片稳压器和控制器加功率级电源之间做出选择 #
将参考拓扑用作权衡研究的基线：
| 架构 | 考虑它的最佳理由 | 仍需完成的验证工作 |
|---|---|---|
| 集成多轨 PMIC | 紧凑的低到中等电流轨组 | 通道分配、配置、时序、封装组装和热耦合 |
| 单片降压 | 一个或多个中等电流轨的成本和灵活性 | 电感选择、补偿、EMI、瞬态和热布局 |
| μModule 稳压器 | 集成磁性元件和可重复的布局起点 | BGA 组装、热路径、降额、高度和第二货源策略 |
| 多相控制器加功率级 | 可扩展的大电流核心电源和遥测 | 相位平衡、电流检测、补偿、故障能量、气流和布局 |
| 用于模拟/GT 辅助轨的 LDO | 低噪声或后置稳压 | 功耗、压差、启动和故障反馈 |
不存在通用的“最佳 ADI FPGA 稳压器”。正确答案取决于具体的 FPGA 负载、证据级别、板面积、热环境、生产量和认证计划。
发布确切的订购代码 #
RFQ 中不应将 LTM4676AEY#PBF 简写为“LTM4676”，将 MAX20860AAFX+ 简写为“MAX20860”，或将 LTC3888-1 简写为“LTC3888”。尾缀可能代表封装、等级、版本、包装或功能选项。在 AVL、采购订单、来料检验和变更控制中都要保留完整型号。
对于可配置数字器件，需附上已批准的配置文件和校验和。每个器件都要记录：
- 制造商和完整订购代码；
- 电源轨/功能及参考设计来源；
- 封装、温度等级和认证要求；
- 已编程选项、电阻设置或 PMBus 配置；
- 已批准的替代品及每个替代品的工程依据；
- 下单日期核查的生命周期状态；
- 要求的日期码、批次一致性、可追溯性和包装条件。
工程与采购 RFQ 检查清单 #
- 提供确切的 AMD-Xilinx OPN、封装以及速度/温度等级。
- 附上 AMD 的功耗估算及其所依据的假设。
- 指明最接近的 ADI 参考设计及其验证状态：已测试、已验证、仅纸面设计或未经硬件验证。
- 给出输入母线、各路电压/电流、允许的合并方式与时序。
- 说明是否涵盖 DDR、GT、视频编解码器、HBM、FMC 及板级辅助负载。
- 列出完整的 ADI 可订购型号、数量及已批准的配置版本。
- 明确遥测、时序控制、电源正常信号和故障响应的责任归属。
- 报价时索取当前的生命周期、可追溯性、日期码、包装和发货信息，不要照搬网上过时的供货信息。
- 一旦更换 FPGA 工作负载、存储器、封装或稳压器，需重新验证 PDN、瞬态响应、散热和启动过程。
结论 #
ADI 面向 AMD-Xilinx 的产品组合覆盖了紧凑型集成电源轨、低噪声 GT 供电、μModule 电源、数字管理的多相核心供电以及专用时序控制。其真正优势不在于元件清单有多长，而在于跨多代 FPGA 都有具名、可查证的参考设计。工程上要做的，是守住每个设计各自的目标和验证边界。
关于供应商选择之前的系统级方法，请阅读AMD-Xilinx FPGA 供电：设计指南。ADI vs Renesas vs TI vs MPS AMD-Xilinx 电源对比将这份 ADI 证据与其他三条供应商路径并列呈现，同时不抹去它们各自不同的器件与生命周期边界。关于对应的独立 FPGA 供应商架构，请参见Altera FPGA 供电：设计指南。这篇 ADI 文章将这一更广泛的工作流程收窄至确切的 ADI 电源轨角色、可订购料号和采购控制。
在请求库存之前，发送 FPGA 订购料号、功耗估算、电源轨表、参考设计来源和认证要求。随后 LimChip 可以针对确切的 BOM 报价，同时工程部门将电气批准与商业可供性分开处理。
官方参考 #
- Analog Devices AMD-Xilinx FPGA 供电解决方案
- Analog Devices Spartan-7 非硬件验证设计
- Analog Devices ZedBoard 电源参考设计
- Analog Devices Artix UltraScale+ 最小电源轨设计
- Analog Devices ZCU104 论文参考设计
- Analog Devices HTG-Z922 Zynq UltraScale+ 平台
- Analog Devices 经 Xilinx 测试的 Kintex UltraScale MGT 电源设计
- Analog Devices Versal AI Core XCVC1902 参考设计
- Analog Devices Versal Prime 系列 Gen 2 验证设计
- Analog Devices Versal HBM 非硬件验证设计
- AMD UltraScale 架构 PCB 设计用户指南
- AMD Versal 自适应 SoC 电源管理场景