一颗计算芯片要与多组 HBM 交换大量数据，封装内部的互连距离和端口密度就成为设计问题。常见的硅中介层 2.5D 方案把逻辑晶粒和已制成的 HBM 堆栈并排放在中介层上，以细间距连接点接入表面的重布线层（RDL），再经封装基板连接到系统。它解决的是多个晶粒如何在同一封装内高密度互连，并不等同于把所有晶粒上下堆叠。
“2.5D 横向、3D 纵向”可以帮助入门，却不能当作严格的工艺边界。硅中介层本身也可能带有硅通孔（TSV）；HBM 堆栈内部的 DRAM 晶粒则用另一组垂直互连相连。一个逻辑芯片加 HBM 的封装，因此可以同时包含中介层上的横向集成和存储器内部的垂直堆叠。此外，2.5D 还有 RDL 中介层、局部硅桥等实现方式。下文只讨论带 TSV 的硅中介层示例，不把它当成全部 2.5D 技术的统一流程。
先看清四类连接 #
RDL 是横向布线。它由绝缘介质中的金属走线和焊盘组成，负责在晶粒连接点之间路由信号，并将高密度端口重新分配到合适的位置；它还可以把走线引向中介层 TSV。把 RDL 简单说成“连接 TSV 的线路”，会漏掉最关键的晶粒间互连功能。
TSV 是穿过硅的垂直通路。图中的中介层 TSV 把表面线路引向中介层背面及封装基板；HBM 堆栈内部的 TSV 则属于存储器自身的堆叠结构。两处 TSV 位于不同实体，设计和测试边界也不同。微凸点位于晶粒与中介层之间，提供细间距电连接；其尺寸和相邻连接点的中心距（pitch）是两个不同参数，不能混写。基板下方的板级连接又是下一层级，不应与微凸点混为一谈。
从中介层到成品封装：六项工作 #
以下是理解硅中介层方案的一组工艺工作项，不是每家封装厂都必须照搬的六步固定时间表。不同的 Chip-on-Wafer 与 Chip-on-Substrate 流程，会调整贴装、底部填充和中途测试的先后。
| 工作项 | 主要目的与需要控制的地方 |
|---|---|
| 制造中介层 TSV | 在需要垂直贯通的硅中介层中形成通孔、绝缘衬层及导体，控制填充缺陷和应力。 |
| 制作 RDL 与焊盘 | 用金属层和介质层完成晶粒间走线、端口扇出及与 TSV 的连接，检查线宽、对准和导通。 |
| 形成细间距连接 | 在设计指定的位置制备微凸点或其他键合界面，分别核对凸点尺寸、间距和平整度。 |
| 贴装晶粒 | 对准并键合逻辑晶粒和预先组装、测试的 HBM 堆栈；晶粒质量和贴装偏差都会影响最终良率。 |
| 底部填充与保护 | 按连接结构在相应间隙引入并固化底填材料，保护连接点并分散热机械应力，避免空洞或分层。 |
| 连接基板并测试 | 将中介层组件与封装基板互连，完成所需的封装、检查和电性及可靠性测试。 |
以常见铜 TSV 为例，制造链条可概括为深硅刻蚀、形成电绝缘衬层、沉积金属扩散阻挡层和导电种子层、铜电镀填充，再通过化学机械抛光（CMP）去除多余金属，并处理背面连接。绝缘衬层隔开铜与硅；金属阻挡层抑制铜扩散；种子层为电镀提供连续导电表面。三者不是同一种“绝缘层”。具体材料、通孔尺寸和工序顺序须以目标平台的工艺文件为准。
微凸点和底部填充为何影响可靠性 #
晶粒贴装不仅是“放到中介层上”。高密度连接要求焊盘对准、接合质量和平整度满足目标设计；间距缩小时，局部开路、短路和返工难度都需要纳入良率评估。微凸点可以采用铜柱与焊料等结构，但不能把某一种材料组合写成所有 2.5D 产品的统一规格。
底部填充胶进入晶粒与中介层之间的空隙后，可为连接点提供机械支撑，并减轻材料热膨胀差异带来的循环应力。是否在 HBM 区域采用独立底填、在中介层与基板之间采用哪种填充或加固方式，取决于具体的组装结构与材料体系；不能只凭 HBM 堆栈“更厚、更重”推导出固定做法。填充空洞、固化应力和界面分层都需要实际验证。
设计和采购应确认什么 #
对于封装设计团队，优先确认晶粒 I/O、RDL 路由容量、中介层 TSV 和基板扇出的整体匹配，再核对功耗、散热、翘曲及热循环可靠性。只看一个微凸点间距或 TSV 孔径，无法判断整套封装能否量产。还要明确哪些测试在晶粒、HBM 堆栈、中介层组件和最终封装阶段进行，因为越晚发现缺陷，报废的已组装价值通常越高。
采购完成封装的加速器时，应索取准确的封装配置和已验证的供货状态，确认所含逻辑晶粒、HBM 代际与容量、基板和散热方案都对应目标产品。中介层和 HBM 不是可在成品板上任意替换的独立模块。询价交期也应覆盖封装组装与测试，而不只是晶圆或 HBM 堆栈的可用日期。
结论 #
在硅中介层 2.5D 示例中，RDL 负责横向路由，中介层 TSV 负责向基板引出，微凸点连接并排的晶粒，底部填充及后续测试保障组装可靠性；HBM 内部另有自己的垂直堆叠互连。理解各层的位置、作用和验证边界，比背诵一套固定“六步工艺”更有助于判断设计与供货风险。