为什么数据手册上的数字并非你实际得到的数字 #
每份 ADC 数据手册都以位数标称分辨率：16 位、24 位、14 位。采购人员和固件团队把这个数字理解为“我将测得的精度”。事实并非如此。位数是转换器的*标签*，由数字输出字宽决定。你从真实信号中实际恢复出的——有效位数（ENOB）——取决于架构、采样率、输入频率以及前端交给转换器的噪声有多大。
对分销商和 OEM 设计人员来说，实际问题从来不是“它标称多少位？”，而是“在我的电路所运行的速率和输入频率下，我能保留多少有效位？”三种主流的精密 ADC 架构——SAR、delta-sigma（Σ-Δ）和pipeline——对这个问题给出的答案截然不同。本指南说明每种架构的适用场景，以及如何在备货之前读懂数据手册。
三种架构一览 #
| 架构 | 工作原理 | 典型速率 | 优势所在 |
|---|---|---|---|
| SAR（逐次逼近） | 每个采样进行一次二分搜索式转换 | 约 100 kSPS 至几 MSPS | 低延迟、多通道、真正的 16 位 |
| Delta-sigma（Σ-Δ） | 大量过采样，再用数字滤波器抽取 | 约 Hz 至约 100 kSPS | 低速下分辨率最高 |
| Pipeline | 转换分多级流水进行，延迟固定 | 约 10 MSPS 至多 GSPS | 直接 RF/IF 采样、宽带宽 |
这种分野几乎完全归结为吞吐量与分辨率之间的权衡。采样越快，保留的干净位越少——而每种架构都有各自的曲线。
SAR——按需转换，零延迟 #
SAR 转换器每个 `CNV` 脉冲执行一次逐次逼近转换，并在下一个 SPI 帧返回结果。没有流水线延迟：你触发的采样就是你读到的采样。因此，SAR 是控制环路、电力线监测以及任何需要多路复用许多通道并立即获得结果的系统的自然选择。
AD7689（Analog Devices）是一款有代表性的器件：8 通道、16 位 SAR，速率 250 kSPS。数据手册给出 20 kHz 时 SINAD 为 92.5 dB，换算下来约为 15.1 ENOB——也就是说，一颗“16 位”SAR 实际能提供约 15 个有效位，INL 典型值约 ±0.4 LSB。16 位和 15.1 位之间有差距很正常，这是噪声和失真造成的，并非器件缺陷。
多路复用器的陷阱：对于 250 kSPS 的 8 通道 SAR，每次切换通道后都必须在下一次转换开始前完成建立。把采集时间算进去，实际的每通道速率更接近 250 kSPS ÷ 8。采购人员在为扫描器选型时，应按*每通道*吞吐量来估算，而不是看标称速率。
Delta-sigma——以速度换分辨率 #
Σ-Δ 转换器以很高的内部速率采样，再通过噪声整形环路和数字抽取滤波器把量化噪声推出目标频带。这样做的结果是在低输出速率下获得极高的分辨率，代价则是滤波器引入的延迟，以及吞吐量存在硬性上限。
AD7192（Analog Devices）就是个典型例子：24 位 Σ-Δ 架构，集成 PGA，输出数据速率可在 4.7 Hz 到 4.8 kSPS 之间选择。数据手册标明增益为 1 时最高 22 位无噪声，2.4 kSPS、增益 128 时为 15.5 位无噪声（4.7 Hz、增益 128 时 RMS 噪声 11 nV）。注意措辞：“无噪声位”是峰峰值、无码跳动的指标，比基于 RMS 的“有效分辨率”低几位。不管怎么算，*实际*分辨率都远达不到 24 位，而且输出速率或增益一提高就急剧下降。
TI ADS1115 系列（16 位，I²C）这类 Σ-Δ 器件则把这种分辨率带到了两线总线上，适合热电偶、电桥和慢速工业输入。对采购来说，关键一点：Σ-Δ“24 位”器件能发挥到什么程度，取决于你实际使用的输出速率和增益——而且通道切换后，滤波器需要时间才能稳定。
流水线型——用分级转换实现千兆采样率 #
流水线型转换器把每次转换拆成多级级联，每级只解析几位，再把余量传给下一级。吞吐率可以做到几百 MSPS 甚至更高，但每个采样从输入到输出要经历几个时钟周期的固定流水线延迟——而且输入频率越高，ENOB 越低。
AD9689（Analog Devices）是一款双通道 14 位流水线型 ADC，速率 2.0/2.6 GSPS，带 JESD204B 串行接口。在 2.0 GSPS、900 MHz 输入下，其标称 SNR 为 62.7 dBFS，约合 10.1 ENOB。这远低于 14 位的标称值——但这在预料之中，因为流水线型转换器本就为带宽和线性度而设计，而非为了把每一个安静位都数清楚。
ENOB、SNR 与 SINAD——如何读懂实际有效位数 #
ENOB 由动态性能推导而来，而非来自数字字长：
ENOB = (SINAD − 1.76) / 6.02 (use SNR when distortion is excluded)SINAD 把信号、噪声和谐波合并计算；SNR 则不计谐波。当数据手册标称“16 位”但 SINAD 为 92.5 dB 时，算一下就知道可用位数约为 15.1 位。把位数标称值当作上限，把由 SINAD 推导出的 ENOB 当作实际设计可依据的下限。
ENOB 随输入频率变化的陷阱 #
高速转换器无法在整个输入范围内保持 ENOB 不变。随着模拟输入频率向转换器带宽逼近，失真上升，ENOB 下降。这一点在 AD9689 数据手册中可以直接看到：
| 条件 | SNR（dBFS） | ENOB（位） |
|---|---|---|
| AD9689 @ 2.0 GSPS，900 MHz 输入 | 62.7 | 10.1 |
| AD9689 @ 2.0 GSPS，5.5 GHz 输入 | 53.1 | 8.5 |
| AD9689 @ 2.56 GSPS，1.8 GHz 输入 | 59.7 | 9.6 |
| AD9689 @ 2.56 GSPS，5.53 GHz 输入 | 53.0 | 8.5 |
14 位这个标称值始终不变；但输入频率上移两个倍频程后，实际有效位数就从约 10 位降到约 8.5 位。为高 IF 接收机选型流水线 ADC 时，必须看*自己*所用输入频率下的 SNR/ENOB，而不是数据手册首页那个低频测试点的值。
采购人员容易忽略的多路复用与建立时间陷阱 #
- SAR 扫描型：每通道速率 ≈ 采样率 ÷ 通道数，且要在采集时间建立完成之后。标称“250 kSPS、8 通道”的器件，并不等于八路 250 kSPS 同时输出。
- Σ-Δ 扫描型：抽取滤波器存在群延迟。切换通道后，要等滤波器建立完成（通常为数十到数百个输出周期）才能采信读数——或者选用带零延迟模式的器件。
- 流水线型：前端通常带跟踪保持电路，多路复用较少见，但固定延迟对闭环时序仍有影响。
接口：SPI、I²C、LVDS、JESD204B #
架构还决定了数字接口：
- SAR：SPI（`CNV`/`SCK`/`SDO` 各自独立），低速时也有用 I²C 的。
- Σ-Δ：SPI 或 I²C——ADS1115 是经典的 I²C 例子；AD7192 则是 SPI。
- 流水线：并行 CMOS/LVDS，或 JESD204B 串行，每通道数吉比特，用于 AD9689 这类 GSPS 器件。JESD204B 通过 SYSREF 实现确定性延迟，但时钟和逻辑更复杂。
对 OEM 来说，接口选型带来的限制可能不亚于转换器本身——JESD204B 需要 FPGA 收发器；I²C 则几乎不需要额外资源。
如何选择——简要决策路径 #
- 低于 100 kSPS，且要求尽可能低的噪声（称重秤、热电偶、应变片、医疗）：选 Σ-Δ。在所用增益和输出速率下查看无噪声位数。
- 多通道、中等速度、低延迟、真 16 位（扫描器、PLC 输入、电池系统）：选 SAR。按建立后的每通道吞吐量做预算。
- 高于约 100 MSPS，RF/IF 采样，通信或仪器带宽：选带 JESD204B 的 流水线。在实际输入频率下查看 SNR/ENOB。
相关现货器件 #
产品目录涵盖三种架构的代表性器件。以下链接两个，作为采购起点：
- AD7689BCPZRL7——16 位、8 通道 SAR、250 kSPS（多通道、低延迟扫描）。
- ADS1115IDGSR——16 位、I²C Σ-Δ（适用于慢速工业和桥式输入）。
目录中还有更高速的流水线型产品（例如 14 位 GSPS JESD204B 转换器），可用于直接 RF 采样设计。
结论 #
ADC 数据手册上的分辨率只是一个标签，并不代表实际性能。SAR 在中等速度下兼具低延迟和真正的 16 位；Σ-Δ 牺牲吞吐量换取最高分辨率；流水线型则用固定延迟和 ENOB 随输入频率下降的代价换取带宽和 GSPS 速率。要在*自己*的速度和输入频率下读取由 SINAD 推导出的 ENOB，为多路复用器留足建立时间，并让接口与主机匹配——做到这些，首页上的位数才有实际意义。