HBM3E 供电是封装层面的约定，而非通用内存供电轨 #
HBM3E 引出一个看似简单的问题：内存由哪颗稳压器供电？ 要得到有用的答案，得先往上看一层。HBM3E 与加速器一同集成在中介层或先进封装上，因此它的供电轨命名、电压限值、电流曲线、上电时序、检测点、去耦模型和热限值，都取决于那一款加速器封装和板卡版本。内存厂商公布的带宽或每瓦性能指标，并不会透露这份供电约定。
这条界线现在之所以重要，是因为当前 HBM3E 产品采用的堆叠结构差异很大。美光目前的 HBM3E 资料列出了 24 GB 8-high 和 36 GB 12-high 产品，速率超过 9.2 Gb/s，每堆叠带宽超过 1.2 TB/s。三星列出 24 GB/36 GB、8-high/12-high HBM3E，速率最高 9.2 Gb/s、1,180 GB/s；SK 海力士则宣布 36 GB 12 层产品以 9.6 Gb/s 量产。这些都是有价值的内存参数，但没有任何一条能允许工程师照搬另一款加速器的供电轨电压、瞬态预算或稳压器 BOM。
因此，设计决策是在选择稳压器之前，先冻结一份针对具体封装的 HBM 供电规范。采购时，必须把稳压器配置、输出网络、板卡叠层、散热边界和测试证据与加速器 OPN 一并保存。本指南说明这种发布方法，但不推断未公开的 NVIDIA、AMD 或其他加速器 BOM。
上一篇加速器板卡电源树指南区分了 48/54 V 输入、中间母线、计算核心和内存域。本文从 HBM 稳压器输出讲起，说明在这些输出与封装内内存之间必须控制哪些环节。
依据平台文档冻结每一条供电轨 #
不要从“HBM VDD”这样的标签入手，而要先看加速器厂商的现行供电规范、封装引脚图、功耗估算输出和板卡设计指南。凡是与内存相关的供电轨都要记录，即使多条供电轨标称电压相同。名称不同，可能意味着负载、容差、时序依赖、噪声限值或检测点不同。
AMD 现有的 Versal HBM 文档给出了一个公开示例，说明为什么必须区分供电轨。其 HBM2e 器件为存储器提供 VCC_HBM，为 HBM I/O 提供 VCCO_HBM，为辅助功能提供 VCCAUX_HBM，为控制器接口提供 VCCINT_IO_HBM。同一份数据手册为这些供电轨规定了不同的推荐电压，并将 VCCINT_IO_HBM 与器件的工作电压模式绑定。这些名称和数值仅适用于文档所述的 Versal HBM 器件，并非通用的 HBM3E 规范。
| 要冻结的供电轨记录 | 工程问题 | 发布证据 |
|---|---|---|
| 内存堆叠供电 | 它服务于哪些封装引脚和 HBM 堆叠电路？ | 标称/最小/最大电压、直流电流、瞬态曲线和封装 OPN |
| HBM I/O 供电 | 它是独立的、共享的还是绑定到另一个封装域？ | 绑定规则、纹波/噪声限值、时序和允许的电源状态 |
| HBM 辅助供电 | 哪些偏置、修复、传感器或支持电路依赖它？ | 启动/关断顺序、电流、故障动作和去耦要求 |
| 内存控制器接口 | 其电压是否跟随计算或 NoC 工作模式？ | 模式表、合并限制、检测位置和功耗估算器版本 |
| 监控和控制 | 哪些传感器、使能、电源正常和故障信号控制释放？ | 寄存器映射、阈值、轮询速率、锁存/重试策略和固件负责人 |
同样的原则也适用于未使用的资源。AMD 于 2026 年 6 月发布的 Versal PCB 指南指出，即使某个堆叠不打算使用，其 HBM2e 堆叠供电轨也应保持连接。 这是针对特定器件的要求，不能当作适用于所有 HBM3E 封装的通用规则； 关键在于核查未使用域的要求， 而不是想当然地认为未激活的堆叠可以不供电。
将工作负载转换为目标阻抗 #
稳压器的电流额定值只是第一道筛选。HBM 流量变化时，PDN 必须把封装定义的观测点电压维持在直流和交流限值之内。要向加速器厂商索取针对具体器件、HBM 配置、内存速率、工作负载、环境温度和热状态的电流估算值。归档工具版本和输入向量；“最大 HBM 带宽”不是可复现的电流曲线。
计算阻抗之前，先拆分电压预算。稳压器精度、负载线或设定点误差、平面 IR 压降和动态纹波不能共用同一容差。分配好交流纹波预算后，用下面这个常见关系式：
> 目标 PDN 阻抗 = 允许的交流电压偏移 / 电流阶跃
AMD 的 2026 Versal PCB 指南采用的就是这种方法，并建议做完整的板级 PDN 仿真。指南还给出了单独的平面电阻检查：允许的直流压降除以预期供电轨电流，得到初始最大电阻。这一区分很重要。多加 MLCC 可以在部分频率范围内降低阻抗，但修复不了狭窄的颈部、过大的过孔电阻，也纠正不了观测错节点的检测线。
沿完整路径构建阻抗模型：
- 稳压器输出阻抗与控制环路响应。
- 大容量和中频电容，包括 ESR 与安装电感。
- PCB 平面、缩颈、过孔以及连接器或模块过渡。
- 焊盘侧电容与封装安装电感。
- 加速器版本随附的封装/中介层模型。
- 厂商模型包含的封装上或裸片上电容。
电容值应取工作电压和温度下的值，而非铭牌 标称值。扫描元件容差，关注反谐振峰， 而不是只确认标称曲线平滑就通过。
将远端检测放在指定的负载平面 #
远端检测可补偿可预测的直流损耗，但无法消除平面阻抗或封装电感。检测线对应布线到加速器厂商指定的封装或焊盘侧确切位置，远离开关节点和相电流路径，并遵循稳压器厂商的滤波与稳定性指导。若在稳压器附近随便找个电容做检测，控制器可能报告电压正常，而 HBM 封装处却已出现电压跌落。
不要仅因 HBM 相关电源轨标称设定点相同就将其合并。合并前需确认允许的公共时序、合并后的纹波、交叉负载行为、故障隔离、电流遥测、检测拓扑和电源状态行为。合并后的电源轨可能把计算瞬态耦合进内存，也可能让单个故障演变成整个封装的复位。
公开的 MPS Versal HBM 参考设计可作为证据边界。AMD 目前将 MPS Versal HBM 设计归类为纸面/概念参考，而非经过硬件验证的参考设计。MPS 的尺寸优化全功率页面列出了一个 MPM3695-100-0001 大电流模块，外加多个 MPM3683-10、MPM3650C、MPM3606A、MPM3683-7、MPM3632C 和 MPM3620 模块以及一个 MPQ7962-0010 监控器。该页面展示了针对指定 Versal HBM 器件的多电源轨分区；它并未使这些器件通过 HBM3E 的认证。
举一个当前目录中的确切示例，MPS 将 MPM3695GBH-100-0001 列为 Active。该模块支持 0.5 V 至 3.3 V 的输出范围、在高达 1.8 V 时 100 A 的连续输出、远端检测、PMBus 遥测以及 15 mm × 30 mm BGA 封装。只有在目标电源轨的电压、瞬态、机械和散热要求明确之后，这些能力才使其成为候选方案。应将其配置代码，而不仅仅是 MPM3695-100 系列名称，列入 BOM。
在不同时钟下验证电气和热行为 #
HBM 电源故障并非都发生在同一时间尺度上。封装电容最先响应，板级 MLCC 和稳压器环路随后响应，而温度则在长得多的时间间隔内上升。短促的合成脉冲可能通过电压测试，但持续带宽会使堆栈升温，直到刷新、错误率或节流行为发生变化。反过来，热浸泡可能漏掉纳秒到微秒级的电压跌落，而该跌落会立即破坏数据传输。
使用同步释放测试，从三个证据通道入手：
- 电气： 在记录的 HBM 流量转换期间，测量稳压器输入、稳压器输出以及指定的封装/负载平面点。记录峰值跌落、过冲、振铃频率、建立时间和电源轨间耦合。
- 控制： 捕获使能、电源正常、遥测、故障和复位状态。确保 PMBus 采样率和平均处理不会被误认为示波器证据。
- 热： 在稳态带宽和恢复过程中，记录 HBM 堆栈、封装、稳压器/模块、电感以及相关冷板或冷却液温度。
Micron 在其公开的 HBM3E 产品简介中规定的工作范围为 0°C 至 105°C。Samsung 表示，其 HBM3E 12 层技术相比前代将热阻改善了 11%，电源效率提高了约 12%。这些厂商声明说明，堆栈构造会改变散热问题的性质；但它们不能替代加速器厂商规定的系统下限、传感器校准、节流策略或冷却认证。
测试至少应覆盖冷启动、反复热复位、板级输入最小/标称/最大、空闲到带宽突发、持续带宽、计算与内存同时活动、故障注入与恢复。将内存错误和节流情况与电压、温度的时间线对应起来。每项结果都要连同工作负载、固件、内存速度、板卡版本、稳压器配置、冷却设置和探头位置一并归档。
封装、PDN 和冷却方案要一起发布 #
HBM3E 的采购请求通常属于加速器或系统封装层面的请求，而不是单独采购内存的询价。买方可能只知道内存厂商、容量和堆栈高度，但经过认证的组合由加速器供应商掌控。即使总容量看起来相当，换用不同的 HBM 供应商、从 8 层高改为 12 层高，或更换内存速度等级，都可能影响封装认证、功耗、散热和固件。
| RFQ / AVL 分组 | 必须归在一起的信息 |
|---|---|
| 加速器封装 | 完整 OPN、封装/版本、已披露的 HBM 供应商、代际、容量、堆栈数量/高度和速度状态 |
| 电源规格 | 电源轨表版本、估算器/工具版本、工作负载向量、电流和容差限值 |
| 稳压器 | 完整配置 OPN、固件/NVM 映像、PMBus 地址、阈值和编程负责人 |
| 输出网络 | 电感、认可的电容系列、直流偏置假设、布局和板级叠层 |
| 检测与监控 | 检测节点坐标、滤波网络、遥测缩放、报警和故障策略 |
| 机械/散热 | 冷板或散热器、TIM、平整度/载荷、气流/冷却液条件和降额限值 |
| 认证 | 板卡版本、测试脚本、探头图、电气/热报告和认可的替代类别 |
不要拿“输出电压相同”“同为 100 A 模块”或“HBM3E 容量相同”当作替代依据。更换稳压器可能改变控制响应、遥测、封装引出和输出网络要求。HBM 封装变更可能改变功耗和散热包络，而 OEM 却看不到独立的存储器 OPN。
HBM 与 DDR 采购指南 解释了为什么 HBM 是通过加速器采购，而不是像 DIMM 那样采购。HBM 制造门控文章 涵盖了供应集中度。两者都不能取代此处定义的封装特定电源和验证记录。
结论 #
正确的 HBM3E 电源设计始于加速器封装文档，而不是通用电压或稳压器候选清单。冻结每条与 HBM 相关的电源轨，根据确切工作负载推导电流，分配直流和交流容差，仿真完整的 PDN，在指定的负载平面进行检测，并将快速电压事件与缓慢的堆栈升温一起验证。
采购方应将加速器、配置好的稳压器、无源器件、板级叠层、监控固件和散热组件作为一个经过验证的系统整体发布。这一边界使工程师能够评估真实的替代方案，也使采购方能够索取 RFQ 所需的证据，而无需自行编造未发布的加速器 BOM。
官方参考资料 #
- Micron HBM3E 产品页面及当前产品定位
- Micron HBM3E 产品简介：24 GB/36 GB，8-high/12-high 规格
- Samsung HBM3E 产品页面：容量、速度、热阻和效率
- SK hynix 36 GB 12 层 HBM3E 量产公告
- AMD Versal Adaptive SoC PCB 设计用户指南 UG863，版本 1.12
- AMD Versal HBM 系列推荐工作条件 DS960
- AMD 目标阻抗方法及板级 PDN 仿真指导
- AMD 当前能效及参考设计证据表
- MPS Versal HBM 完整电源管理参考设计，针对尺寸优化
- MPS MPM3695-100 在售产品页面及 MPM3695GBH-100-0001 订购代码