将连接器、FET 组和负载作为一个系统来保护 #

54V AI 加速器托盘的热插拔电路，已经不能再当作简单的辅助电路来对待。TI 目前的 PMP23496 参考设计在 54V 下承载 150A RMS，即 8.1kW，标称环境温度为 70°C；而更新的 TIDA-050090 则展示了采用六个堆叠 eFuse 的 54V、5kW 方案。这些都是在特定记录条件下得到的参考设计结果，并非通用额定值，但足以说明问题的规模：连接器、母排夹、检测元件、导通器件、大容量电容和下游转换器共同构成一个保护系统。

本文面向电源架构师和 BOM 负责人，帮助他们在“控制器加外部 MOSFET 组”与“堆叠集成 eFuse”之间做出选择。实际产出是一份保护规格书和一份 RFQ，其中明确列出控制器、封装、包装代码、FET 认证和验证条件，而不只是写一句“54V 热插拔”。

概念性 54V AI 服务器背板保护路径，从母排经浪涌控制、热插拔 FET 到大容量电容
概念性 54V AI 服务器背板保护路径，从母排经浪涌控制、热插拔 FET 到大容量电容

从能量和故障包络入手 #

在选型之前，先定义四种工作工况：

  1. 正常插入。 控制器必须为初始为空的输出电容充电，同时不能让共享母线崩溃，也不能超出导通 FET 的线性安全工作区（SOA）。
  2. 稳态负载与瞬态。 GPU 负载阶跃不能被误判为故障。限流延迟、遥测平均和上游跌落都会产生影响。
  3. 过载或热短路。 栅极必须足够快地放电，才能切断低阻抗故障，这其中还包括多个并联 MOSFET 的有效栅极电容。
  4. 异常背板事件。 输入过冲、连接器弹跳、反向电流、欠压和反复重试，各自会令不同组件承受应力。

电容使插入变成了一个能量问题。5mF 输出充到 54V 时储能约 7.3J（`½CV²`）。这个数值并不等于 MOSFET 的耗散——电源、斜坡形状、负载和寄生参数都会改变能量分配——但它说明为什么单靠一个直流电流额定值是不够的。ADI 的 EVAL-LTC4287-A1Z 按 54V、72A、5mF 设计配置，并提供每通道最多八个并联检测电阻和四个 MOSFET 的封装占位。这些值可作为有据可查的起点，之后还需根据量产电容、最低输入、最高输入、温度和气流重新计算。

54V 保护路径应包含哪些内容 #

元件主要职责设计边界
母排夹 / 盲插连接器承载正常电流和插入电流接触电阻、插合顺序、温升和弹跳属于机电要求
TVS 或浪涌钳位限制快速输入过压在实际浪涌电流下，钳位电压必须低于器件限值；并与上游阻抗协调
检测电阻和开尔文布线建立电流测量并联分流器需要均流；检测走线不得包含电源平面压降
热插拔控制器使栅极电压斜坡上升，执行 UV/OV/电流/SOA 保护并报告故障控制器无法让尺寸不足的 MOSFET 组变得安全
导通 MOSFET 组或堆叠 eFuse承载负载并切断故障验证线性 SOA、雪崩假设、栅极电荷、均流和散热
大容量电容支持转换器负载阶跃电容和 ESR 影响浪涌、存储能量和短路行为
下游 DC/DC 使能防止过早加载仅在电源正常且达到预期输出阈值后释放

OCP ORv3 机架电源指南定义了上游电源机框、母排、BBU 和 PMI 之间的接口约定。OCP 现行的 Open Rack 文档描述的是 48V 母排生态，而 OCP 托管的 MGX 机架规范则允许 40V 至 59.5V 母排，并指出电源机框输出通常为 48V、51V 或 54V。不要把“48V 架构”当成 48.0V 的元件限值。保护路径必须覆盖规定的稳态范围、跌落补偿以及可信的瞬态包络。

MOSFET SOA 是选型的核心检查项 #

在受控斜坡期间，外部 N 沟道 MOSFET 可能同时承受大电流和数十伏的压降。其开关 `RDS(on)` 额定值并不能说明它能否在该线性区存活。应使用制造商在预期脉冲持续时间下的 SOA 曲线，再根据结温、器件差异和不均流情况降额。在低 `RDS(on)` 下均流良好的并联组，在线性工作期间未必能均流。

控制器还必须能在热短路期间拉低合并后的栅极电荷。TI 的 PMP23496 明确验证了在有效输入电容 150nF 条件下关断九个 MOSFET。该结果仅适用于已发布的电路板和测试条件；更换 FET、栅极电阻、布局或钳位网络后，必须重新验证。

集成 eFuse 改变了这一划分方式。TI 的 TIDA-050090 采用一颗 TPS1689 加五颗 TPS1685 并联，面向 54V、5kW 设计，据称在 55°C 环境温度、无外部气流条件下可达 100A RMS。集成减少了外部栅极驱动和保护元件，但并联堆叠仍需遵循文档规定的均流、启动和热布局要求。这是一种架构替代方案，并不能自动取代外部 FET 设计。

电流控制器的选择与确切订购代码 #

以下器件是截至 2026 年 8 月 8 日对照制造商页面核实的当前候选产品。它们不是封装或固件的替代品。

控制器 / 订购代码制造商状态与范围适用场景采购边界
LM5066IPMHE/NOPB（250 片卷带）/ LM5066IPMHX/NOPB（2,500 片卷带）TI 在产；10V–80V 工作，100V 连续绝对最大值；28 引脚 HTSSOP，−40°C 至 125°C带 PMBus 遥测的外部 FET 热插拔；54V、150A PMP23496 设计所用的控制器卷带数量不同；保留 `/NOPB` 并审查量产 FET 组，而非盲目照搬参考 BOM
LTC4287AUK#PBF / LTC4287AUK#TRPBFADI 在产；6.5V–80V；48（39）引脚 7mm × 7mm QFN双栅极大功率时序控制、PMBus 式监控、MOSFET 温度限制及可并联控制器`#PBF` 和 `#TRPBF` 是不同的包装代码；LTC4287AUKM#PBF 采用 48 引脚可侧润湿 QFN
XDP710002XUMA1Infineon 在产；XDP710-002，5.5V–80V，100V 持续 500ms；PG-VQFN-29，4,000 片卷带数字 SOA 曲线、PMBus 1.3、快速栅极关断及单路或并联外部 FET按完整 OPN 订购，而非“XDP710”；XDP710-002 是增强代次，配置是设计记录的一部分

LM5066I 方案有公开的大功率服务器应用实例可查。LTC4287 提供有文档记录的 54V/72A/5mF 评估配置和双栅极架构。XDP710-002 提供可编程数字 SOA 控制和详细遥测。选型时应看故障策略、遥测归属、FET 组和验证流程，而不是只看输入电压范围。

导致现场故障的背板与固件细节 #

  • 连接器时序： 确保接地和检测触点的动作符合控制器预期。上电斜坡期间的触点抖动可能导致负载重启或部分放电。
  • 开尔文检测： 将检测输入直接布线至分流器端子。Infineon 的 XDP710 指南还将 SOURCE 检测与输出功率平面分开；在 100A 下，共享铜箔的毫欧级阻抗也很重要。
  • 重试策略： 反复自动重试可能比一次锁存事件更严重地加热已故障的 FET 组。需定义重试次数、延迟和服务行为。
  • PMBus 归属： 锁定地址、缩放系数、警告阈值、故障日志保留及生产配置校验和。
  • 反向能量： 决定已充电的托盘是否可能向未上电的母线馈电。热插拔控制与理想二极管/反向阻断功能并非同义。
  • 电源正常时序： 在受保护输出达到已验证阈值之前，不要使能数千瓦级下游转换器。

验证与 RFQ 检查清单 #

测试最大输入和电容下的冷插入、使用预期连接器的热插入、最小输入启动、负载瞬态、过载、输出热短路、输入浪涌、欠压、重试及命令关断。在环境、气流和元件容差范围内重复测试。测量 FET 外壳或与结温相关的温度、分流器平衡、栅极波形、母线跌落及故障遥测。

RFQ 应包含完整控制器 OPN、数量、封装要求、温度范围、已批准的 FET 和分流器料号、输出电容、最大稳态电流、浪涌曲线，以及替代料是否可能更改固件或认证。对于参考设计构建，需标明参考版本并列出每一处有意的 BOM 偏差。

结论 #

稳健的 54V AI 服务器输入是一项能量管理和故障隔离设计，而非一个大开关。需规定母线和连接器包络、计算储能、在线性 SOA 中验证每个 MOSFET、协调短路关断并记录 PMBus 行为。LM5066I、LTC4287 和 XDP710-002 代表三条当前外部 FET 控制器路径；堆叠式 TPS1689/TPS1685 eFuse 提供更新的集成替代方案。正确的选择是完整功率路径在生产热条件下能够承受插入、负载阶跃和故障的那一个。

对于更长期的机架电压过渡，配套的 Infineon 800V HVDC AI 服务器架构指南 将这一 48/54V 保护级置于从电网到核心的完整功率链中。 对于已批准的 48V 机架基线，OCP ORv3 电源机框、母排、BBU 和 PMI 指南 定义了该托盘输入必须承受的上游 N+1 机框、共享母线和电池切换契约。

官方参考 #

最终设计决策请以原厂数据手册及获批准的工程资料为准。